【原】趨勢|FinFET之父預(yù)測未來：負(fù)電容晶體管和堆疊二維晶體管

大國重器元器件 2020-09-11

展開全文

2016年3月上旬，英國《自然》雜志撰文表示，摩爾定律終結(jié)，全球半導(dǎo)體產(chǎn)業(yè)也將不再追逐摩爾定律；3月下旬，英特爾表示，已無力跟隨摩爾定律的原定步伐，現(xiàn)有著名的“嘀-嗒”（ Tick-Tock）兩步走發(fā)展策略也將放緩為“制造工藝-架構(gòu)-優(yōu)化”（PAO）三步，特征尺寸節(jié)點(diǎn)的更替也由原來的兩年變?yōu)槿?。似乎“摩爾定律終結(jié)”這次真地來了。

且慢，聽聽帶領(lǐng)半導(dǎo)體產(chǎn)業(yè)進(jìn)入22納米和三維時代的鰭形晶體管（FinFET）之父胡正明（Chenming Hu）怎么說。（以下內(nèi)容來自胡正明在2016年3月30-31日Synopsys用戶會上的發(fā)言。）

1.半導(dǎo)體產(chǎn)業(yè)將持續(xù)發(fā)展

不要擔(dān)心摩爾定律的終結(jié)。盡管人所共知，但都不愿意大聲說出來，晶體管尺寸的減小是一場有終點(diǎn)的游戲，而半導(dǎo)體產(chǎn)業(yè)正走向那個終點(diǎn)，但這并不意味著半導(dǎo)體產(chǎn)業(yè)，以及在此之上的高科技產(chǎn)業(yè)的終結(jié)。在半導(dǎo)體發(fā)展道路上有大量好的想法，新的晶體管結(jié)構(gòu)將推動半導(dǎo)體產(chǎn)業(yè)未來數(shù)十年的發(fā)展，半導(dǎo)體產(chǎn)業(yè)還將有百余年的盛世，部分原因是沒有替代品，以及世界需要半導(dǎo)體產(chǎn)業(yè)。

2.負(fù)電容晶體管蘊(yùn)含巨大前景

負(fù)電容晶體管（NC-FET）是最新和最重要的概念之一。該晶體管結(jié)構(gòu)來源于胡所在的加州大學(xué)伯克利分校的研究成果，并為該研究團(tuán)隊所獨(dú)有。胡展現(xiàn)了在30nm NC-FET上的工作，該NC-FET由鋯鉿二氧化物制成，并創(chuàng)新性地使用了5nm鐵電層，如圖1所示。從本質(zhì)上講，該結(jié)構(gòu)是將一個電壓放大器放入電介質(zhì)中，好處是可將Vdd減少至0.3V水平，并得到同樣的性能，克服未來數(shù)十年中新器件技術(shù)發(fā)展道路上的限制。

圖1 NC-FET在晶體管結(jié)構(gòu)中增加了一層鐵電材料

胡目前在NC-FET的研發(fā)上只投入了少量資金，該技術(shù)尚未引起足夠的關(guān)注。但胡認(rèn)為該技術(shù)充滿巨大潛力，并正為此尋找更多的資金支持。自旋電子領(lǐng)域的投資是NC-FET投資的數(shù)個量級。最近，伯克利大學(xué)成立了一個新的聚焦NC-FET的研究中心，美國英特爾公司和中國臺灣地區(qū)的臺積電（TSMC）公司參與其中，并分別提供14萬美元。

胡的研究團(tuán)隊正在準(zhǔn)備免費(fèi)提供新器件的緊湊模型。但胡表示，沒有任何東西是真正免費(fèi)的，后續(xù)的開發(fā)仍需投入人力、時間和物力成本。例如，F(xiàn)inFET從實驗室樣品到量產(chǎn)共花了11年時間、以及12位專家的通力合作。（更多內(nèi)容見背景信息）。

3. 2D半導(dǎo)體材料帶來新機(jī)遇

與NC-FET同步展開研究的還有厚度僅為單分子或原子厚的2D半導(dǎo)體材料，候選材料多達(dá)十幾種。單層材料可制作出完美的晶體并最終成為理想的薄基板（thin-body）材料，擺脫對量子效應(yīng)的擔(dān)心。

無論將2D半導(dǎo)體材料用于存儲器或邏輯器件的單片多層集成，電路的不同層之間由氧化物進(jìn)行隔離，該氧化層由鉬等材料以原子自組裝的方式生長而成，為下一步的研究提供了良好的接觸面。

胡展示了于去年12月首次展示的2D NMOS和PMOS器件的研究成果，如圖2所示。器件放置在單層硅上，并將自身進(jìn)行了折疊，晶體管尺寸可因此減少45%。

圖2 堆疊2D晶體管結(jié)構(gòu)

4.FinFET和FD-SOI持續(xù)發(fā)揮重要作用

新晶體管結(jié)構(gòu)源于目前所用的FinFET和全耗盡絕緣體上硅（FD—SOI）中薄體基板的變形。在這樣的設(shè)計中，通過使用各種各樣的新材料，可使晶體管擁有更長的壽命。由于所具有的性能優(yōu)勢，直立的柵極將繼續(xù)發(fā)揮重要作用，并在未來工藝的幫助下實現(xiàn)不同柵高以滿足特殊用途。薄基板設(shè)計將直達(dá)光刻技術(shù)的極限。目前在用的FinFET和FD-SOI結(jié)構(gòu)可發(fā)展為環(huán)柵形、柱形或線形，取決于哪一種制造成本更經(jīng)濟(jì)，以及與所獲器件性能的平衡。

5.隧穿晶體管和自旋電子前景不看好

胡對隧穿晶體管和自旋電子的發(fā)展并不樂觀。隧穿晶體管的開電流比現(xiàn)有器件低一個數(shù)量級或更多，使其只適用于物聯(lián)網(wǎng)節(jié)點(diǎn)的使用。而自旋電子需要一套全新的邏輯工具，降低其實用性，要在現(xiàn)有設(shè)計架構(gòu)中引入一個完全不同概念的晶體管難度將非常大。

背景資料：FinFET和FD-SOI的“前世”

1996年，國際半導(dǎo)體技術(shù)路線圖（ITRS）指出，平面晶體管結(jié)構(gòu)很可能無法支持特征尺寸向25納米及以下尺寸演進(jìn)。當(dāng)時的主流工藝是0.25微米。為此，美國國防先期研究計劃局（DARPA）于1997年啟動了旨在探索25納米工藝以下晶體管結(jié)構(gòu)的項目--“用于萬億比特級電子器件的25納米場效應(yīng)管的全新制造、器件結(jié)構(gòu)和物理特性”。該項目從1997年6月至2001年7月，為期四年，加州大學(xué)伯克利分校胡正明領(lǐng)導(dǎo)的研究小組為唯一承研方。

1999年，胡所領(lǐng)導(dǎo)的項目組開發(fā)出三維晶體管結(jié)構(gòu)，取名為FinFET。2000年，項目組開發(fā)出FD-SOI，并表示FinFET可用于10納米及以下工藝，以及需要至少10年時間可實現(xiàn)量產(chǎn)。同年，英特爾、IBM、德州儀器、AMD和摩托羅拉等六家公司通過半導(dǎo)體研究聯(lián)盟加入加州大學(xué)的研發(fā)團(tuán)隊。由于超薄型絕緣體上硅的制造受限于工藝精度，大部分廠家選擇了FinFET技術(shù)，從性能提升、生產(chǎn)工藝和電路設(shè)計等方面對FinFET結(jié)構(gòu)進(jìn)行進(jìn)一步研究。

2003年后，F(xiàn)inFET和FD-SOI的研究轉(zhuǎn)為由各公司獨(dú)立進(jìn)行，并仍以FinFET為主要研發(fā)對象。但在2009年突破了FD-SOI的工藝限制后，IBM等公司大力推動FD-SOI快速發(fā)展。

FinFET和FD-SOI技術(shù)各具特色：前者更易實現(xiàn)微細(xì)化，適合高性能應(yīng)用；后者電路設(shè)計簡單，適合于低頻低功耗應(yīng)用。