??講完了pn結(jié)二極管，就可以進(jìn)一步了解MOS管了。金屬氧化物－半導(dǎo)體(MOS)結(jié)構(gòu)是通過(guò)把幾層導(dǎo)電和絕緣材料疊在一起形成類(lèi)似三明治的結(jié)構(gòu)而構(gòu)成的。這些結(jié)構(gòu)采用一系列的化學(xué)處理步驟制造，包括硅氧化、選擇性摻雜、淀積和刻蝕金屬線(xiàn)及接觸。晶體管制造在近乎無(wú)暇的圓片上，這些圓片又薄又平，直徑為15 -30 cm。CMOS工藝提供兩種類(lèi)型的晶體管，它們也稱(chēng)為器件(device): n型晶體管(nMOS)和p型品體管(pMOS)。晶體管的工作是由電場(chǎng)控制的，所以這些 器件又稱(chēng)為**金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)**或簡(jiǎn)稱(chēng)為 FET。下圖展示了這兩種晶體管的橫截面和符號(hào)。其中n 和p 區(qū)域表示重?fù)诫s的 n型和p型硅。

??上面只是講了MOS管是什么樣的構(gòu)造，卻沒(méi)講到MOS管為啥是這個(gè)結(jié)構(gòu)，這個(gè)要仔細(xì)講的話(huà)會(huì)比較復(fù)雜，我們只需要知道粗略的原理就行?？梢韵胂筮@是一個(gè)三端器件，其中source和drain是主要導(dǎo)通的兩端，而gate則是控制端，根據(jù)pn結(jié)的單向?qū)щ娦?，S端和D端中間隔著的，要么是npn，要么是pnp，是無(wú)法直接導(dǎo)通的，但是此時(shí)加入一個(gè)控制端G，通過(guò)對(duì)它加上合適的電勢(shì)，可以使得襯底（bulk Si）在靠近Gate層的地方發(fā)生反型。什么叫反型，就是p型變n型，或者n型變p型。這樣使得原本無(wú)法導(dǎo)通的S，D端變成可以導(dǎo)通的了。事實(shí)上，這種反型發(fā)生在bulk Si與Gate端接近的上表面薄薄的一層，且會(huì)隨著兩端電勢(shì)分布，這種結(jié)構(gòu)有些類(lèi)似于一條溝道把S，D兩端連起來(lái)了，所以稱(chēng)此結(jié)構(gòu)為溝道（channel）。下圖展示了一個(gè)MOS管隨著Gate端電壓變化的不同工作狀態(tài)，當(dāng)V_gs>V_t時(shí)，溝道才會(huì)形成。

??有了MOSFET的基礎(chǔ)，就可以用MOS管搭建一些組合的邏輯電路，比如反相器，與非門(mén)，或非門(mén)，異或門(mén)之類(lèi)的，總之都是一些開(kāi)關(guān)器件、邏輯器件。下圖就是一個(gè)反向器的示意圖：

其相應(yīng)的MOS管結(jié)構(gòu)為：

![圖6]](https://img-blog./20200522220755915.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3lldHdhbm5n,size_16,color_FFFFFF,t_70#pic_center)

這是一個(gè)典型的反相器的截面圖，左右各為一個(gè)nMOS和pMOS管，而Substrate Tap和Well Tap是分別給襯底和相應(yīng)的阱接電位的電極。當(dāng)然這只是簡(jiǎn)單的結(jié)構(gòu)，真實(shí)的工藝執(zhí)行時(shí)，晶體管的結(jié)構(gòu)不一定嚴(yán)格的按照上圖所示，而是會(huì)有一些其它的考量，比如有兼容數(shù)字模擬信號(hào)開(kāi)發(fā)的三阱工藝，也有對(duì)電極接觸的金屬化，也有引入淺溝槽隔離（STI）提升集成度的?？傊?，實(shí)際的工藝會(huì)有各種細(xì)節(jié)的調(diào)整，但是基本原理是和以上一致的。

傳統(tǒng)MOS工藝的缺陷

??本來(lái)有著以上的基本原理，再配合一些工藝細(xì)節(jié)，制造的器件肯定能滿(mǎn)足實(shí)際需求。然而，技術(shù)和需求都是不斷演進(jìn)的，更高的集成度，更快的響應(yīng)速度，更低的消耗功率，這些都是實(shí)實(shí)在在的需求。當(dāng)年戈登·摩爾（Gordon E. Moore）就預(yù)測(cè)，集成電路中的晶體管數(shù)量將會(huì)每?jī)赡攴环ㄟ@也是廣為人知的摩爾定律）。通過(guò)使晶體管更小，可以在硅晶片上制造更多的電路，因此電路變得更便宜。溝道長(zhǎng)度的減小可以實(shí)現(xiàn)更快的開(kāi)關(guān)操作，因?yàn)殡娏鲝穆O流到源極需要更少的時(shí)間。半導(dǎo)體發(fā)展至今，無(wú)論是從結(jié)構(gòu)和加工技術(shù)多方面都發(fā)生了很多的改進(jìn)，半導(dǎo)體器件的規(guī)格在不斷的縮小，芯片的集成度也在不斷提升，工藝制程從90nm、65nm、45nm、32nm、22nm、14nm、10nm、到現(xiàn)在的7nm(對(duì)應(yīng)都是MOS管柵長(zhǎng))，目前也有了很多實(shí)驗(yàn)室在進(jìn)行一些更小尺寸的研究。隨著MOS管的尺寸不斷的變小，溝道的不斷變小，出現(xiàn)各種問(wèn)題，如閾值電壓效應(yīng)、泄漏等。

??對(duì)于長(zhǎng)溝道器件，溝道四邊的“邊緣效應(yīng)”幾乎可以忽略不計(jì)。對(duì)于長(zhǎng)溝道器件，電場(chǎng)線(xiàn)垂直于溝道的表面。這些電場(chǎng)由柵極電壓和背柵極電壓控制。但是，對(duì)于短溝道器件，漏極和源極結(jié)構(gòu)更靠近溝道，特別是當(dāng)溝道中的縱向電場(chǎng)進(jìn)入時(shí)?？v向電場(chǎng)由漏源電壓控制?？v向電場(chǎng)平行于電流流動(dòng)方向。如果溝道長(zhǎng)度不大于源極和漏極耗盡寬度的總和，則該器件稱(chēng)為短溝道器件。由于短溝道中二維電勢(shì)分布和高電場(chǎng)，會(huì)產(chǎn)生各種不良影響。這里列出兩種典型的短溝道效應(yīng)（SCE）：

載流子速度和遷移率降低

??溝道中的電子漂移速度與較低電場(chǎng)值的電場(chǎng)成比例。這些漂移速度往往會(huì)在高電場(chǎng)飽和。這稱(chēng)為速度飽和度。對(duì)于短溝道器件，縱向電場(chǎng)通常也增加。在這樣的高電場(chǎng)下，發(fā)生影響MOSFET的I-V特性的速度飽和。對(duì)于相同的柵極電壓，MOSFET的飽和模式在較低的漏 - 源電壓值和飽和電流降低的情況下實(shí)現(xiàn)。由于較高的垂直電場(chǎng)，溝道的載流子離開(kāi)氧化物界面。這導(dǎo)致載流子遷移率的降低和漏極電流的降低。

熱載流子效應(yīng)

??對(duì)于較小的幾何器件，電場(chǎng)尤其會(huì)在漏極附近增加。結(jié)果，電子獲得了大量的被稱(chēng)為熱載體的能量。其中一些獲得足夠的能量，這導(dǎo)致在漏極附近碰撞電離，從而產(chǎn)生新的電子 - 空穴對(duì)，它會(huì)產(chǎn)生漏 - 體電流（I_db）。少量的熱電子可以穿過(guò)氧化物并通過(guò)門(mén)收集。雖然一些熱載體甚至可能損壞氧化物導(dǎo)致器件劣化。

如何應(yīng)對(duì)短溝道效應(yīng)？

??如果溝道長(zhǎng)度與耗盡區(qū)相比較小，則短溝道效應(yīng)變得不可容忍。這限制了柵極長(zhǎng)度的進(jìn)一步減小。為了限制這些效應(yīng)，耗盡區(qū)寬度應(yīng)該隨著溝道長(zhǎng)度的減小而減小。這可以通過(guò)增加溝道摻雜濃度或增加?xùn)艠O電容來(lái)實(shí)現(xiàn)。

??柵極電容決定了柵極對(duì)溝道的控制。下列等式表示可以通過(guò)縮小柵極氧化物厚度來(lái)增加?xùn)艠O電容。具有較薄柵極氧化物的器件具有減小的耗盡寬度，因此改善了SCE特性。

C O X = E O X / T O X C_{OX}=E_{OX}/T_{OX} COX?=EOX?/TOX?
這里：C_OX為柵極氧化物電容，E_OX是氧化物電場(chǎng)，T_OX是氧化層厚度。

對(duì)于過(guò)去25年英特爾的制程節(jié)點(diǎn)來(lái)說(shuō)，為了限制SCE，氧化物已經(jīng)按比例大致與溝道長(zhǎng)度成比例。英特爾技術(shù)節(jié)點(diǎn)的溝道長(zhǎng)度和氧化物厚度之間的關(guān)系:

L = 45 × T O X L=45×T_{OX} L=45×TOX?
這里：L為溝道長(zhǎng)度，T_OX為氧化層厚度。

傳統(tǒng)架構(gòu)改良

應(yīng)變硅技術(shù)

??納米尺度晶體管的關(guān)鍵縮放問(wèn)題之一是由較大的垂直電場(chǎng)引起的遷移率劣化。有許多方法來(lái)增強(qiáng)晶體管的性能和移動(dòng)性。一種方法是在通道中使用薄鍺膜，因?yàn)殒N具有較高的載流子遷移率。另一種方法是通過(guò)在通道中引入機(jī)械應(yīng)變來(lái)使用應(yīng)變硅。應(yīng)變硅技術(shù)涉及使用各種手段物理地拉伸或壓縮硅晶體，這進(jìn)而增加載流子（電子/空穴）遷移率并增強(qiáng)晶體管的性能。例如，當(dāng)通道被壓縮應(yīng)力時(shí)，可以增加PMOS的空穴遷移率。為了在硅溝道中產(chǎn)生壓縮應(yīng)變，通過(guò)外延生長(zhǎng)將源極和漏極區(qū)域填充Si-Ge膜。Si-Ge通常包含20％的鍺和80％的硅混合物。

??Si和Ge原子的數(shù)量等于原始的Si原子。鍺原子大于硅原子。所以當(dāng)一個(gè)力量被創(chuàng)建時(shí)，它會(huì)推動(dòng)通道并提高空穴流動(dòng)性。提高半導(dǎo)體的遷移率提高了驅(qū)動(dòng)電流和晶體管速度。

??MOS晶體管的應(yīng)變硅技術(shù)在2003年首次用于90nm工藝技術(shù)。在該技術(shù)節(jié)點(diǎn)中，用于PMOS晶體管的Si-Ge源極漏極結(jié)構(gòu)在通道中引起壓縮應(yīng)變，將電流提高25％。雖然通過(guò)在晶體管周?chē)砑痈邞?yīng)力Si₃N₄覆蓋層來(lái)引入NMOS應(yīng)變，但是將電流提高了10％。

??下圖為Intel 65 nm工藝的應(yīng)變硅nMOS和 pMOS晶體管 ， 它們的遷移率分別比非應(yīng)變硅晶體管大40%和100%。^1-3 nMOS的溝道處在張應(yīng)力下 ， 這一張應(yīng)力由覆蓋在柵上方的氮化硅(SiN)絕緣薄膜產(chǎn)生。 pMOS的溝道處在壓應(yīng)力下 ， 這一壓應(yīng)力 是通過(guò)刻蝕出通向源和漏的切口， 然后用一層鍺硅(SiGe)外延層填充這一切口來(lái)產(chǎn)生。 鍺是另 一個(gè)IV族元素的半導(dǎo)體， 它的原子半徑比硅大。當(dāng)一小部分硅原子被鍺替代時(shí)， 雖然晶格仍保持它原來(lái)的形狀但卻由于有較大的原子而逍受機(jī)械應(yīng)力。 對(duì)nMOS管和pMOS管采用各自不同的應(yīng)力產(chǎn)生機(jī)理可以同時(shí)提高電子和空穴的遷移率。另一種方法是將鍺原子注入到溝道中 ， 但由 此產(chǎn)生的張應(yīng)力只提高電子的遷移率。注意 ，STI也會(huì)引起應(yīng)力影響遷移率，所以擴(kuò)散區(qū)的版圖布置有可能影響性能的柵電容以把電荷吸引至溝道中。這使SiO2柵介質(zhì)必須非常?。ɡ缭?5 nm工藝中為10.5-12 A, 只有4個(gè)原子層厚）。當(dāng)小于這樣的厚度時(shí)，柵泄漏將增加到 不可接受的程度，使傳統(tǒng)的按比例尺寸縮小不再能繼續(xù)下去5。我們知道簡(jiǎn)單的SiO2的介電常數(shù)k =3.9。根據(jù)等式COX = EOX / TOX，，如果能找到具有較大介電常數(shù)的材料，那么柵就可以采用較厚的介質(zhì)，得到高的柵氧化物電容，因而泄漏較小。

HKMG(High-K 柵氧化物層 Metal Gate)技術(shù)

??MOS晶體管需要有較高的柵電容以把電荷吸引至溝道中。這使SiO₂柵介質(zhì)必須非常?。ɡ缭?5 nm工藝中為10.5-12 A, 只有4個(gè)原子層厚）。當(dāng)小于這樣的厚度時(shí)，柵泄漏將增加到 不可接受的程度，使傳統(tǒng)的按比例尺寸縮小不再能繼續(xù)下去⁵。我們知道簡(jiǎn)單的SiO₂的介電常數(shù)k =3.9。根據(jù)等式C_OX = E_OX / T_OX，，如果能找到具有較大介電常數(shù)的材料，那么柵就可以采用較厚的介質(zhì)，得到高的柵氧化物電容，因而泄漏較小。

??按照這一想法采取的第一個(gè)步驟是大約在130 nm工藝節(jié)點(diǎn)前后，人們引人了氮來(lái)形成氮氧 化物( oxynitride)柵介質(zhì)，稱(chēng)為氮氧化硅(SiON), 它能提供的K值為4.1-4.2。高K介質(zhì)于 2007年開(kāi)始進(jìn)入商品制造，首先就是 Intel 45 nm工藝采用的基于鉿( hafnium)的材料⁶。氧化鉿(Hafilium oxide, 即HfO₂ )的k=20 。

有效氧化物厚度（EOT）由下式給出：
E O T = 3.9 × T O X EOT=3.9×T_{OX} EOT=3.9×TOX?
這里：EOT為有效氧化物厚度，Tox為氧化層厚度，K為材料的介電常數(shù)。氧化鉿的k=20 ，比SiO₂高6倍，這意味著6nm厚的HfO₂提供相當(dāng)于1nm SiO₂的EOT。

??在多晶硅和柵介質(zhì)的界面上會(huì)形成一層耗盡層。這相當(dāng)于加大了 T_OX, 因而對(duì)性能而言是不希望有的。而且，由于存在像閾值電壓釘扎(threshold voltage pinning)和聲子散射(pho-non scattering)這樣的效應(yīng)，多晶硅柵有可能與高K介質(zhì)不兼容，從而很難得到低闊值并會(huì)降低遷移率。Intel的45 nm工藝又回到采用金屬柵以解決這些問(wèn)題，同時(shí)也是為了減少柵電阻，如下圖所示⁷。因此， MOS這個(gè)術(shù)語(yǔ)再次成為技術(shù)上的精確描述! nMOS和pMOS晶體管采用具有不同功函數(shù)（使一個(gè)電子脫離固體所需要的能撮）的不同類(lèi)型金屬來(lái)設(shè)置閾值電壓，而具有較低電阻的第二層金屬層則起到了類(lèi)似于硅化物的作用。

??采用金屬柵的難點(diǎn)之一是當(dāng)它們暴露在源/漏形成階段的高溫下時(shí)會(huì)熔化。但若使柵在源和漏之后形成，就會(huì)失去自對(duì)準(zhǔn)的優(yōu)點(diǎn)。為了避免這一難題，Intel首先形成具有高k介質(zhì)和標(biāo)準(zhǔn)多晶硅柵的晶體管。在完成晶體管和形成層間介質(zhì)后，將圓片拋光使多晶硅柵外露并通過(guò)刻蝕將不希望有的多晶除去。 然后在這一溝槽上淀積一層薄的金屬柵。 注意， nMOS和pMOS管要求具 有不同功函數(shù)的不同金屬。最后， 這一溝槽用一層較厚的鋁層填充以得到較低的柵電阻， 并對(duì)圓片再次進(jìn)行平坦化。

新技術(shù)介紹

??雖然可以在原有工藝基礎(chǔ)上進(jìn)行不斷改良來(lái)獲得進(jìn)步，無(wú)奈摩爾定律太頂。原先的結(jié)構(gòu)開(kāi)始變得不適用，對(duì)現(xiàn)有的工藝進(jìn)行優(yōu)化也無(wú)法得到滿(mǎn)意的效果，于是各個(gè)專(zhuān)家大佬不斷的從材料、結(jié)構(gòu)、工藝這三個(gè)方面找花樣，解決問(wèn)題，為下一代的工藝制程提供方案。

??傳統(tǒng)的 CMOS 器件隨著特征尺寸逐步縮小，越來(lái)越顯現(xiàn)出局限性。 研究人員正在積極尋找新的替代器件產(chǎn)品，以便在更小的技術(shù)節(jié)點(diǎn)中超越體硅 CMOS 技術(shù)。 ITRS 中提出的非傳統(tǒng) CMOS 器件，有超薄體 SOI、能帶工程晶體管、垂直晶體管、雙柵晶體管、FinFET 等。 而未來(lái)有望被廣泛應(yīng)用的新興存儲(chǔ)器器件，主要有磁性存儲(chǔ)器(MRAM)、相變存儲(chǔ)器 (PRAM)、納米存儲(chǔ)器(NRAM)、分子存儲(chǔ)器(molecular memory) 等。 新興的邏輯器件則主要包括了諧振隧道二極管、單電子晶體管器件、快速單通量量子邏輯器件、量子單元自動(dòng)控制器件、納米管器件、分子器件等。

??在未來(lái)各種集成電路新器件中，大量納米技術(shù)將得到應(yīng)用，除了在存儲(chǔ)器和邏輯器件中作為晶體管的主要材料，某些形態(tài)的碳納米管可在晶體管中取代硅來(lái)控制電子流，并且碳納 米管也可取代銅作為互連材料。 因此，集成電路制造工藝技術(shù)也將迎來(lái)新的變革。

SOI

??已有多年歷史的另一種不同的CMOS工藝是絕緣體上硅(Silicon on Insulator, SOI)。顧名思義，這一工藝是將晶體管制造在絕緣體上。這與傳統(tǒng)的體硅工藝不同，因?yàn)楹笳呤菍⒕w管制造在導(dǎo)電的襯底上。SOI中采用的兩種主要絕緣體是 SiO₂(二氧化硅）和藍(lán)寶石。采用絕緣襯底的 一個(gè)主要優(yōu)點(diǎn)是可以消除在源／漏區(qū)與體之間的電容，從而使器件有較高的速度。另一個(gè)主要優(yōu)點(diǎn)是有較低的亞閾值泄漏，這是由于對(duì)SOI 來(lái)說(shuō)，下式中的n值較小因而器件的亞閾值斜率（S）較陡，這會(huì)導(dǎo)致更低的功耗。采用絕緣襯底的缺點(diǎn)是由于存在浮體效應(yīng)使閾值隨時(shí)間而變化。

亞閾值電流在半對(duì)數(shù)坐標(biāo)平面上能和一條直線(xiàn)符合得很好。這條直線(xiàn)斜率的倒數(shù)稱(chēng)為亞閾值斜率(subthreshold slope) S:

S = [ d ( l o g 10 I d s ) d V g s ] ? 1 = n v T l n 10 S =[\frac{d(log_{10}I_{ds})}{dV_{gs}}]^{-1}=nv_{T}ln10 S=[dVgs?d(log10?Ids?)?]?1=nvT?ln10

??下圖為兩種常見(jiàn)的 SOI，(a)采用藍(lán)寶石襯底。在這一工藝中（例如，Peregrine Semiconductor公司的UltraCMOS) , 先在藍(lán)寶石表面形成很薄的一層硅。對(duì)這一薄層硅進(jìn)行有選擇的摻雜以定義具有不同閾值的晶體管。然后在它上面生長(zhǎng)柵氧并定義多晶硅柵。之后通過(guò)注入形成nMOS和pMOS晶體管。(b)為硅基SOI工藝。此時(shí)采用硅襯底并在該硅襯底上生 長(zhǎng)一層氧化物埋層(Buried OX-ide, BOX)。然后在氧化物埋層上生長(zhǎng)一層薄硅層并對(duì)它進(jìn)行有選 擇的注入以形成 nMOS和pMOS晶體管區(qū)域。之后就按與體硅工藝相同的方式定義柵、源和漏區(qū)。
由于藍(lán)寶石透光并對(duì)射頻(RF)透射，因此當(dāng)它與III-V族元素為基礎(chǔ)的光發(fā)射器結(jié)合在一起時(shí)可以應(yīng)用在許多光電子領(lǐng)域。

??通常，SOI器件被分類(lèi)為部分耗盡（PD）SOI和全耗盡（FD）SOI。與PD-SOI相比，F(xiàn)D-SOI具有非常薄的體結(jié)構(gòu)，因此在工作時(shí)完全耗盡。FD-SOI也稱(chēng)為超薄體SOI。對(duì)于PD-SOI，本體為50nm_{90nm厚，而對(duì)于FD-SOI來(lái)說(shuō)，本體厚約5nm}20nm。消除溝道中耗盡層底部的中性層，讓溝道中的耗盡層能夠填滿(mǎn)整個(gè)溝道區(qū)，這便是所謂的全耗盡型 (Fully Depleted，F(xiàn)D) 晶體管，而傳統(tǒng)的平面型晶體管則屬于部分耗盡型 (PartialiyDepleted，PD) 晶體管。

SOI器件的優(yōu)點(diǎn)：

• 由于氧化物層隔離，漏/源寄生電容減小。因此，與體CMOS相比，器件的延遲和動(dòng)態(tài)功耗更低。
• 由于氧化物層，與體CMOS相比，閾值電壓較不依賴(lài)于背柵極偏置。這使得SOI器件更適合于低功率應(yīng)用。
• SOI器件的亞閾值特性更好，漏電流較小。
• SOI器件沒(méi)有閂鎖問(wèn)題，因?yàn)榻^緣的氧化物消除了可能觸發(fā)l可鎖的寄生雙極型器件

SOI器件的缺點(diǎn)：

• PD-SOI器件的缺點(diǎn)之一是它們受歷史效應(yīng)(history effect)的影響。在PD-SOI中，隨著體變厚，浮體效應(yīng)（Floating body effect)顯著。因此，體電壓取決于器件的先前狀態(tài)。這種浮體電壓可以改變器件的閾值電壓。這可能導(dǎo)致兩個(gè)相同晶體管之間的顯著失配。
• PD SOI的另一個(gè)問(wèn)題是在每個(gè)晶體管的內(nèi)部存在一個(gè)寄 生的雙極型管。
• SOI器件的另一個(gè)問(wèn)題是自熱。在SOI器件中，有源薄膜在氧化硅上，這是絕熱材料。在操作期間，有源區(qū)域消耗的功率不能輕易消散。結(jié)果，薄體的溫度升高，這降低了器件的遷移率和電流。
• FD-SOI的挑戰(zhàn)之一是制造薄體SOI晶片困難。

FinFET

??隨著設(shè)備尺寸的縮小，在較低的技術(shù)節(jié)點(diǎn)，例如22nm的，具有在溝道長(zhǎng)度，面積，功率和工作電壓的縮放比例，短溝道效應(yīng)開(kāi)始變得更明顯，降低了器件的性能。為了克服這個(gè)問(wèn)題，F(xiàn)inFET就此橫空出世。前臺(tái)積電首席技術(shù)官和伯克利公司的前任教授胡正明及其團(tuán)隊(duì)于1999年提出了FinFET的概念，并在2000年提出了UTB-SOI（FD SOI）。這兩種結(jié)構(gòu)的主要結(jié)構(gòu)都是薄體，因此柵極電容更接近整個(gè)通道，本體很薄，大約在10nm以下。所以沒(méi)有離柵極很遠(yuǎn)的泄漏路徑。柵極可有效控制泄漏?，F(xiàn)代FinFET是三維結(jié)構(gòu)，如下圖所示，也稱(chēng)為三柵晶體管。FinFET可以在體硅或SOI晶片上實(shí)現(xiàn)。該FinFET結(jié)構(gòu)由襯底上的硅體?。ù怪保┏崞M成。該通道圍繞通道提供了良好的通道三面控制。這種結(jié)構(gòu)稱(chēng)為FinFET，因?yàn)樗腟i體類(lèi)似于魚(yú)的后鰭。

在bulk-MOS（平面結(jié)構(gòu)MOS）中，通道是水平的。在FinFET通道中，它是垂直的。所以對(duì)于FinFET，通道的高度（Fin）決定了器件的寬度。通道的完美寬度由下式給出⁸。

W i d t h   o f   C h a n n e l = 2 × F i n   H e i g h t F i n   W i d t h Width \ of \ Channel = 2 × Fin \ Height Fin \ Width Width of Channel=2×Fin Height Fin Width
??在常規(guī)MOS中，摻雜被插入通道中，減少各種SCE并確保高V_th。在FinFET中，柵極結(jié)構(gòu)被纏繞在通道周?chē)⑶抑黧w是薄的，從而提供更好的SCE，因此通道摻雜是可選的。這意味著FinFET受摻雜劑誘導(dǎo)的變化的影響較小。低通道摻雜還確保通道內(nèi)載體的更好的移動(dòng)性。因此，性能更高。在這里注意到的一點(diǎn)是，F(xiàn)inFET和SOI技術(shù)都將Body Thickness作為新的縮放參數(shù)。

??FinFET技術(shù)提供了超過(guò)體CMOS的許多優(yōu)點(diǎn)，例如給定晶體管占空比的更高的驅(qū)動(dòng)電流，更高的速度，更低的泄漏，更低的功耗，無(wú)隨機(jī)的摻雜劑波動(dòng)，因此晶體管的移動(dòng)性和尺寸更好，可以低于28nm。

GAA

??GAA（Gate-All-Around）納米技術(shù)，Gate-All-Around就是環(huán)繞柵極，相比于現(xiàn)在的FinFET Tri-Gate三柵極設(shè)計(jì)，將重新設(shè)計(jì)晶體管底層結(jié)構(gòu)，克服當(dāng)前技術(shù)的物理、性能極限，增強(qiáng)柵極控制，性能大大提升。三星的GAA技術(shù)叫做MBCFET(多橋通道場(chǎng)效應(yīng)管)，這項(xiàng)技術(shù)的特點(diǎn)是實(shí)現(xiàn)了柵極對(duì)溝道的四面包裹，源極和漏極不再和基底接觸，而是利用線(xiàn)狀（可以理解為棍狀）或者平板狀、片狀等多個(gè)源極和漏極橫向垂直于柵極分布后，實(shí)現(xiàn)MOSFET的基本結(jié)構(gòu)和功能。這樣設(shè)計(jì)在很大程度上解決了柵極間距尺寸減小后帶來(lái)的各種問(wèn)題，包括電容效應(yīng)等，再加上溝道被柵極四面包裹，因此溝道電流也比FinFET的三面包裹更為順暢。在應(yīng)用了GAA技術(shù)后，業(yè)內(nèi)估計(jì)基本上可以解決3nm乃至以下尺寸的半導(dǎo)體制造問(wèn)題。

如下為實(shí)際的GAA結(jié)構(gòu)FET截面圖：

這里推薦大家觀(guān)看一個(gè)三星官方的介紹視頻，里面簡(jiǎn)要的介紹的三星Foundry體硅、FIN-FET、GAA三種技術(shù)演進(jìn)。

【視頻】

??在 14nm 節(jié)點(diǎn)，由于FinFET 鰭的寬度只有 5nm 左右，溝道寬度的變化可能會(huì)導(dǎo)致不良的V,以及驅(qū)動(dòng)電流的變化等。 采用全包圍柵 (Gate-All-Around Rectangular, GAAR)器件結(jié)構(gòu)是 FinFET 器件的自然延伸 。 在這種結(jié)構(gòu)中，柵極結(jié)構(gòu)將鰭形溝道全部包裹起來(lái)，進(jìn)一步改善了器件對(duì)短溝道效應(yīng)的控制。 然而由于工藝的限制，這些 GAAR 型器件的溝道多為長(zhǎng)方體形狀，不可避免的銳角效應(yīng)使得矩形溝道截面中的電場(chǎng)仍然不均勻。 更進(jìn)一步
的是采用圓柱體全包圍柵 (Gate-All-Around Cylindrical, GAAC)器件結(jié)構(gòu) 。 在這種結(jié)構(gòu)中，柵極結(jié)構(gòu)將圓柱體溝道全部包裹起來(lái)，克服了銳角效應(yīng)，進(jìn)一步改善了器件對(duì)短溝道效應(yīng)的控制。 由于具備近乎完美的靜電完整性，圓柱體全包圍柵器件備受關(guān)注。 下圖給出了 CMOS器件由二維平面結(jié)構(gòu)向三維非平面結(jié)構(gòu)的演進(jìn)⁹ 。

??2011 年初，Intel 公司在其 22nm 工藝技術(shù)節(jié)點(diǎn)上首次推出了商品化的 FinFET 產(chǎn)品 Ivy-Bridger ¹⁰ 。 其器件結(jié)構(gòu)與早期 Hisamoto 的 Delta FET 及其相似，如圖16所示，只是省略了局域化襯底絕緣隔離工藝，依舊采用阱隔離技術(shù)將溝道與體硅襯底隔離開(kāi)來(lái)。 環(huán)柵納米線(xiàn)器件因其更優(yōu)異的靜電完整性和彈道輸運(yùn)特性，有望取代 FinFET 并應(yīng)用在 10nm以下節(jié)點(diǎn)。 但由于PN結(jié)漏電問(wèn)題，也將面臨一些挑戰(zhàn)。

第三代半導(dǎo)體

??第三代半導(dǎo)體材料則是以GaN和SiC為代表的寬禁帶半導(dǎo)體材料，多用于短波長(zhǎng)光電子器件，高溫電子器件和電力電子器件等。 寬禁帶半導(dǎo)體材料發(fā)展至今已有許多種類(lèi)，他們有著不同的特殊性質(zhì)，從而應(yīng)用在不同的領(lǐng)域。 當(dāng)前主要的寬帶隙半導(dǎo)體主要分為三大類(lèi)：Ⅲ族氮化物、Ⅱ-Ⅵ族半導(dǎo)體和Ⅳ族單質(zhì)或化合物半導(dǎo)體。

??Ⅲ族氮化物主要包含GaN、InN、AlN及以它們?yōu)榛A(chǔ)的三元化合物Al_xGa_1-xN，InxGa1-xN。 ，是一種具有寬光學(xué)窗口、耐高溫、性能優(yōu)越的半導(dǎo)體光電子材料，可用于研制發(fā)光器件、激光器件、電力電子器件，特別是短波紫外發(fā)光器件。 Ⅲ族氮化物有著諸多特點(diǎn)，決定了他們?cè)诠怆娮悠骷膽?yīng)用十分廣泛。 首先，它們均為直接帶隙化合物，輻射復(fù)合效率高，適用于發(fā)光材料及發(fā)光器件，其中二元/三元/四元化合物之間形成多層異質(zhì)結(jié)構(gòu)，如量子阱和二維電子氣等，可以進(jìn)一步提高輻射復(fù)合效率，以及提高電子遷移率。 其次，其帶隙范圍覆蓋整個(gè)可見(jiàn)光到深紫外波段，特別是在短波長(zhǎng)方面，目前是仍是最佳選擇。 此外，相較于ZnO，ZnSe，SiC等材料，Ⅲ族氮化物有著結(jié)構(gòu)穩(wěn)定，耐腐蝕，長(zhǎng)壽命的優(yōu)點(diǎn)。

??Ⅱ-Ⅵ族半導(dǎo)體主要包含ZnO，ZnS，ZnSe 和相關(guān)化合物。 Ⅱ-Ⅵ族半導(dǎo)體主要用于發(fā)光材料和紅外光學(xué)材料。 其中ZnO是纖鋅礦結(jié)構(gòu)的半導(dǎo)體材料，禁帶寬度為 3.37 eV ¹¹ ，其激子束縛能(60 meV)比 GaN(24 meV)、ZnS(39 meV)等材料高很多，如此高的激子束縛能使它在室溫下穩(wěn)定，不易被激發(fā)(室溫下電離能為 26 meV)，降低了室溫下的激射閾值，提高了 ZnO 材料的激發(fā)效率。 基于這些特點(diǎn)，ZnO 材料是一種具有優(yōu)異光電性能和壓電性能的寬禁帶半導(dǎo)體材料。 它既適合制作高效率藍(lán)色、紫外發(fā)光和探測(cè)器等光電器件，還可用于制造氣敏器件、表面聲波器件、透明大功率電子器件、發(fā)光顯示和太陽(yáng)能電池的窗口材料以及變阻器、壓電轉(zhuǎn)換器等 ¹² 。 ZnS通過(guò)摻雜Ag，Mn，Cu等可以獲得不同波長(zhǎng)的熒光。 此外，ZnS也用作紅外ss光學(xué)材料，從可見(jiàn)波長(zhǎng)透射到略高于12微米。 ZnSe則用于形成II-VI發(fā)光二極管，二極管激光器，以及紅外光學(xué)材料。

??Ⅳ族單質(zhì)或化合物半導(dǎo)體主要包括SiC，金剛石，C60（0D），碳納米管（1D），石墨烯（2D）等。 在寬禁帶半導(dǎo)體材料領(lǐng)域就技術(shù)成熟度而言，碳化硅是Ⅳ族材料中最高的，是寬禁帶半導(dǎo)體的核心。 SiC 材料是 IV-IV 族半導(dǎo)體化合物，具有寬禁帶(3.2 eV)、高擊穿電場(chǎng)(4×10⁶ V·cm^-1)、高熱導(dǎo)率(4.9 W·(cm·k)^-1)等特點(diǎn) ¹³ 。 利用SiC材料可以制備多 種類(lèi)型的器件，包括光電器件、高溫電子器件、耐輻射器件、高功率／高頻率器件、微機(jī)電系統(tǒng)，及作為其他器件的襯底材料等。 金剛石除了我們熟知的自然界存在的硬度最高的材料的特點(diǎn)以外，還具有禁帶寬度大（5.5eV），熱導(dǎo)率高，傳聲速度最高，介電常數(shù)小，介電強(qiáng)度高等特點(diǎn)。 金剛石集力學(xué)、電學(xué)、熱學(xué)、聲學(xué)、光學(xué)以及化學(xué)等優(yōu)良性質(zhì)于一身，是很有前景的第三代半導(dǎo)體材料。 碳納米管和石墨烯則是近年來(lái)十分熱門(mén)的新型半導(dǎo)體材料，碳納米管具有超常的強(qiáng)度、熱導(dǎo)率、磁阻，且性質(zhì)會(huì)隨結(jié)構(gòu)的變化而變化，可由絕緣體轉(zhuǎn)變?yōu)榘雽?dǎo)體、由半導(dǎo)體變?yōu)榻饘?，在觸控屏幕和未來(lái)電腦有著應(yīng)用前景；石墨烯則叩開(kāi)了二維材料世界的大門(mén)，其超高的遷移率，良好的機(jī)械特性使得石墨烯及其衍生材料在半導(dǎo)體電子器件上有著廣闊的應(yīng)用前景。

??未來(lái)，硅將繼續(xù)主宰半導(dǎo)體制造，然而，越來(lái)越多的設(shè)計(jì)師正在轉(zhuǎn)向替代半導(dǎo)體，材料和制造工藝價(jià)格變得越來(lái)越實(shí)惠。這些材料主要包括化合物半導(dǎo)體碳化硅（SiC），銦鎵磷化物（InGaP），磷化銦（InP）和氮化鎵（GaN）等。其中，GaN已經(jīng)開(kāi)始帶來(lái)重大收益，特別是在那些速度快，頻率高，效率高，耐熱性強(qiáng)，高功耗的應(yīng)用領(lǐng)域。除了硅器件之外，采用新材料和制造工藝的電路已經(jīng)實(shí)現(xiàn)突破，如用GaN制成的器件。這些材料已經(jīng)創(chuàng)造出了一些有趣的新晶體管類(lèi)型。

如上 InGaP HBT的結(jié)構(gòu)展示了GaAs襯底與集電極，基極和發(fā)射極層。 所得晶體管在較低的微波頻率下具有高增益，且頻率低于20 GHz。

GaAs或GaN襯底可用于制造任何類(lèi)型的晶體管，包括最受歡迎的雙極結(jié)晶體管（BJT）和增強(qiáng)型MOSFET。其他晶體管類(lèi)型也已經(jīng)出現(xiàn)，如異質(zhì)結(jié)雙極性晶體管（HBT），MESFET，HEMT等。這些都利用基板材料的特點(diǎn)，產(chǎn)生了最佳的放大和功率處理能力。

HBT使用標(biāo)準(zhǔn)BJT配置，但使用不同基極和發(fā)射極材料。一個(gè)流行的組合是GaAs發(fā)射極和AlGaAs基極。結(jié)果是在微波頻率達(dá)到250 GHz時(shí)，會(huì)產(chǎn)生非常高的增益。圖4顯示出了InGaP HBT的復(fù)雜結(jié)構(gòu)。這種組合可用于微波功率放大器。

MESFET或金屬外延半導(dǎo)體FET基本上是這樣的：具有用于形成肖特基結(jié)的金屬柵極的JFET

與主導(dǎo)通道。它提供耗盡模式，設(shè)備正常打開(kāi)并被a關(guān)閉，施加負(fù)柵極電壓。MESFET通常由GaAs制成，在微波頻率下具有高增益。

MESFET的一個(gè)變種是高電子遷移率晶體管（HEMT），也稱(chēng)為結(jié)構(gòu)FET（HFET）或調(diào)制摻雜FET（MODFET）。它通常是用具有額外層的GaAs或GaN和肖特基結(jié)構(gòu)成（圖5）。耗盡模式是最常見(jiàn)的配置。改進(jìn)的性能版本是使用pHEMT額外的銦層進(jìn)一步加速電子運(yùn)動(dòng)。這些器件工作在30 GHz或更高的頻率。

如上是GaN HEMT的基本結(jié)構(gòu)，襯底通常是藍(lán)寶石或碳化硅，也可以使用硅。 2DEG表示二維電子氣體，一層由電子制成的氣體可以在任何方向垂直移動(dòng)。

最近，GaN已經(jīng)被用于創(chuàng)建標(biāo)準(zhǔn)的正常關(guān)閉增強(qiáng)型MOSFET。 這些設(shè)備可以使用高達(dá)幾百伏特的電壓，導(dǎo)通電阻非常低。這些GaN-on-Si器件瞄準(zhǔn)的是開(kāi)關(guān)模式電源應(yīng)用。

氮化鎵晶體管在軍事系統(tǒng)中的應(yīng)用已經(jīng)有一段時(shí)間了，大概10年左右。在美國(guó)國(guó)防部（DoD）的倡議下，GaN已迅速發(fā)展成為最新的明星微波功率放大器用工藝。最初為開(kāi)發(fā)爆炸裝置（IED），用于伊拉克戰(zhàn)爭(zhēng)，GaN已經(jīng)出現(xiàn)在所有新的微波和毫米波電子產(chǎn)品中了，包括雷達(dá)，衛(wèi)星，通信和電子戰(zhàn)（EW）系統(tǒng)。

使GaN如此令人印象深刻的是其高功率密度，而GaAs具有約1.5W/mm的基本功率密度，GaN具有的功率密度在5?12W / mm。它還具有高電子遷移率，這意味著它可以很好的將信號(hào)放大到較高的GHz范圍內(nèi)。典型的GaN晶體管fT為200 GHz。此外，它可以做到相對(duì)較高的擊穿電壓水平，達(dá)到了80V左右。

GaN器件通常制造在兩個(gè)不同的襯底上，硅上的GaN或碳化硅（SiC）上的GaN。這兩種類(lèi)型，普遍的共識(shí)是功率較低器件使用較便宜的Si襯底。高功率設(shè)備具有更好的熱性能應(yīng)使用SiC襯底晶圓。

GaN的缺點(diǎn)是成本很高。現(xiàn)在的成本隨著更多的供應(yīng)商進(jìn)入市場(chǎng)和使用量下降。這些材料是昂貴的，且制造的過(guò)程和設(shè)備的成本高昂。隨著數(shù)量的進(jìn)一步增加，生產(chǎn)成本會(huì)下降，但仍然會(huì)保持在高于CMOS工藝成本的水平。

GaN技術(shù)的主要應(yīng)用焦點(diǎn)是微波和毫米波功率放大器。單個(gè)放大器可以達(dá)到幾十瓦的功率水平。在其他并行/推拉/Doherty配置下，功率達(dá)到數(shù)百，甚至數(shù)千瓦特都是可能的，大多數(shù)應(yīng)用是軍事相關(guān)的相控陣?yán)走_(dá)模塊，衛(wèi)星功率放大器，干擾器和其他電子戰(zhàn)（EW）設(shè)備。

過(guò)去，行波管（TWT）實(shí)現(xiàn)了高功率，今天仍然是一些應(yīng)用的選擇。硅LDMOS FET出現(xiàn)后，提供了數(shù)百、上千瓦的功率水平。但是，這些器件不能在6 GHz以上的頻率使用。這個(gè)高功率的微波和毫米波段需求帶動(dòng)了過(guò)去新型GaN晶體管的發(fā)展，只用了幾年時(shí)間就可以在30 GHz或更高的頻率上輕松提供數(shù)十到數(shù)百，甚至數(shù)千瓦的功率。

據(jù)預(yù)測(cè)，GaN放大器將開(kāi)始取代一些TWT衛(wèi)星和雷達(dá)放大器。對(duì)于功率轉(zhuǎn)換，GaN也有相當(dāng)大的優(yōu)勢(shì)。GaN晶體管開(kāi)關(guān)是高電壓操作，因此是大功率dc-dc轉(zhuǎn)換器和其他開(kāi)關(guān)模式電路的理想選擇。在一些應(yīng)用中，GaN開(kāi)關(guān)晶體管可以代替IGBT。GaN器件可以實(shí)現(xiàn)更小尺寸，更有效和耐熱的電路，這正是軍事應(yīng)用所必需得。

GaN也適用于除功率以外的應(yīng)用放大或轉(zhuǎn)換?？梢允褂肎aN做不同類(lèi)型的晶體管，如MESFET，HBT和pHEMT。這些可用于制造MMIC放大器。隨著這些新設(shè)備的改進(jìn)，它們將會(huì)逐步取代硅，因?yàn)樗鼈兡軌蛟?0 GHz的頻率上穩(wěn)定工作。

GaN制造工藝在不斷進(jìn)步，以降低成本，目前，GaAs繼續(xù)占主導(dǎo)地位，主要用于具有小信號(hào)MMIC，LNA以及低電平的手機(jī)和移動(dòng)無(wú)線(xiàn)電的功率放大器。但是，隨著GaN成本的降低，以及GaN對(duì)小信號(hào)應(yīng)用領(lǐng)域的滲透，砷化鎵很可能會(huì)失去不少市場(chǎng)，其他用硅（LDMOS），SiGe，SiC將繼續(xù)找到其獨(dú)特的利基適合應(yīng)用。

納米材料&二維材料

如果說(shuō)第三代半導(dǎo)體屬于推進(jìn)摩爾定律征途上的另辟蹊徑，那么二維材料應(yīng)用于集成電路暫時(shí)就還是一個(gè)沒(méi)有圓的夢(mèng)想！

當(dāng)摩爾定律真的走向極限，傳統(tǒng)的材料統(tǒng)統(tǒng)失靈，人們不得不思考究竟還有什么材料可以代替?zhèn)鹘y(tǒng)材料。它們既能保持傳統(tǒng)材料作為半導(dǎo)體的基本特性，可以加工成邏輯電路，又可以做到加工工藝到3nm以下，做到更高的集成度。

這個(gè)我不想細(xì)寫(xiě)，因?yàn)楝F(xiàn)在材料科研界全是在搞這個(gè)，graphene（石墨烯）、h-BN（氮化硼）、TMDs（二維金屬硫族化合物）、CNTs（碳納米管），一搜papers ，reviews一大堆。

講真我要吐了，一搜papers ，reviews一大堆，性能吹的滿(mǎn)天飛，一個(gè)產(chǎn)品都沒(méi)有。別問(wèn)，問(wèn)就是石墨烯散熱，石墨烯電池。

不過(guò)吐槽歸吐槽，真的挺希望這些研究將來(lái)真的能發(fā)揮作用，給摩爾定律續(xù)一波命。

等哪天基于二維材料的高性能芯片真的出來(lái)了，我就來(lái)還愿！

References

[1] S. Thompson et al., “A 90 nm logic technology featuring 50 nm strained silicon channel transistors,
7 layers of Cu interconnects, low k ILD, and 1 μm2 SRAM cell,” Proc. Intl. Electron Devices Meeting,
2002, pp. 61–64.

[2] S. Thompson et al., “A logic nanotechnology featuring strained-silicon,” IEEE Electron Device
Letters, vol. 25, no. 4, Apr. 2004, pp. 191–193.

[3] S. Tyagi et al., “An advanced low power, high performance, strained channel 65nm technology,”
Proc. Intl. Electron Devices Meeting, Dec. 2005, pp. 245–247.

[4] R. Topaloglu, “Standard cell and custom circuit optimization using dummy diffusions through STI
width stress effect utilization,” Proc. Custom Integrated Circuits Conf., Sep. 2007, pp. 619–622.

[5] P. Bai et al., “A 65 nm logic technology featuring 35 nm gate lengths, enhanced channel strain, 8 Cu
interconnect layers, low-k ILD and 0.57 μm2 SRAM cell,” Proc. Intl. Electron Devices Meeting, Dec.
2004, pp. 657–660.

[6] C. Auth et al., “45 nm high-k metal gate strain-enhanced transistors,” Intel Technology Journal, vol.
12, no. 2, Jun. 2008, pp. 77–85.

[7] K. Mistry et al., “A 45nm logic technology with high-k metal gate transistors, strained silicon, 9 Cu
interconnect layers, 193nm dry patterning, and 100% Pb-free packaging,” Proc. Intl. Electron Devices
Meeting, Dec. 2007, pp. 247–250.

[8] “A Review Paper on CMOS, SOI and FinFET Technology” https://www./articles/41330/cmos-soi-finfet-technology-review-paper.html

[9] 納米集成電路制造工藝，張汝京等編著，一2 版．—北京：清華大學(xué)出版社，2017.

[10] Jan C H, Bhattacharya U and Brain R et al. A 22nm SoC platform technology featuring 3-D tn-gate and high-k/metal gate. optimized for ultralow power, high performance and high density SoC application [CJ. Honolulu, Hawaii: IEDM. Tech. Digest, 2012: 44-47.

[11] R. Thangavel, V. Sabarinathan, S. Ramasamy and J. Kumar Mater. Lett. (2007)

[12] D. C. Look Mater. Sci. Eng. B Solid-State Mater. Adv. Technol. 80, 383–7 (2001)
ptimized for ultralow power, high performance and high density SoC application [CJ. Honolulu, Hawaii: IEDM. Tech. Digest, 2012: 44-47.

[11] R. Thangavel, V. Sabarinathan, S. Ramasamy and J. Kumar Mater. Lett. (2007)

[12] D. C. Look Mater. Sci. Eng. B Solid-State Mater. Adv. Technol. 80, 383–7 (2001)
[13] M. B. J. Wijesundara and R. G. Azevedo pp 33–95 (2011)