|
在我們的日常生活中，數(shù)據(jù)業(yè)務(wù)的需求越來越大，隨之而來對(duì)于通信設(shè)施等的帶寬要求越來越高。這就需要在一些設(shè)備中用到高速的數(shù)據(jù)采集和數(shù)據(jù)處理。JESD204正是這樣一種用于高速數(shù)據(jù)采集的接口，目前主要用在ADC和FPGA之間的連接。 JESD204最初的版本在2006年4月發(fā)布，作為轉(zhuǎn)換器和接收器間的串行數(shù)據(jù)鏈路。如圖1所示，JESD204的結(jié)構(gòu)非常簡單，轉(zhuǎn)換器和FPGA之間只有一線連接，其速率最高能夠達(dá)到3.125Gbps。
圖1 JESD204連接示意圖
JESD204 的第二個(gè)版本于2008年4月發(fā)布，命名為JESD204A。該版本對(duì)原有標(biāo)準(zhǔn)進(jìn)行了擴(kuò)充（如圖2所示），可以實(shí)現(xiàn)轉(zhuǎn)換器和接收器間多條數(shù)據(jù)線傳輸。
圖2 JESD204A連接示意圖
2011年8月，JESD204的第三個(gè)版本發(fā)布，命名為JESD204B。這一版本在JESD204A的基礎(chǔ)上進(jìn)行了進(jìn)一步的優(yōu)化（如圖3所示）。JESD204B的時(shí)鐘不再采用Frame時(shí)鐘，而是采用設(shè)備時(shí)鐘，使得數(shù)據(jù)率最高能達(dá)到12.5Gbps。
圖3 JESD204B連接示意圖
相比以往傳統(tǒng)的接口（如CMOS、LVDS等），JESD204B所帶來的好處主要有四點(diǎn)：第一，簡化系統(tǒng)設(shè)計(jì)。使用傳統(tǒng)的接口時(shí)，如果ADC的通道數(shù)很多，ADC與FPGA之間的布線將是非常密集的，且需要各通道的布線長度相同——這一點(diǎn)實(shí)現(xiàn)相對(duì)麻煩——否則將可能使數(shù)據(jù)質(zhì)量變差。用JESD204B則可以大大簡化ADC與FPGA之間的布線。第二，減少管腳數(shù)目。和傳統(tǒng)的接口相比，JESD204B能大幅減少管腳數(shù)目，從而降低布板的成本，具體管腳數(shù)對(duì)比可參見下表。
第三，由于布線更簡單、管腳數(shù)更小，因此，使用JESD204B將會(huì)使得封裝更小、更簡單。第四，JESD204B的數(shù)據(jù)率優(yōu)勢將帶來大帶寬。如下所示的表格是LVDS和JESD204各版本在數(shù)據(jù)率等方面的對(duì)比。
目前，JESD204B主要用于轉(zhuǎn)換器和FPGA之間的連接。此前轉(zhuǎn)換器與FPGA之間常見的是LVDS等傳統(tǒng)的接口，對(duì)于未來JESD204B是否會(huì)快速取代LVDS等傳統(tǒng)的接口，ADI公司華中區(qū)銷售經(jīng)理張靖表示，JESD204B短時(shí)間內(nèi)LVDS和JESD204B還將共存。時(shí)下，JESD204B已經(jīng)出現(xiàn)的主要應(yīng)用場合包括：3G/4G無線基站等有著高帶寬要求的應(yīng)用；雷達(dá)、無線電通信；醫(yī)療影像等。針對(duì)這些應(yīng)用，ADI公司推出了一系列相關(guān)的JESD20B接口標(biāo)準(zhǔn)的產(chǎn)品。 AD9250是ADI公司推出的一款提供JESD204B輸出的14位、250 Msps、1.8V、雙通道ADC產(chǎn)品。該產(chǎn)品具有良好的寬帶性能，低功耗，可以輕松與FPGA連接。
圖4 AD9250結(jié)構(gòu)框圖
ADI公司還推出了AD6673器件，該產(chǎn)品是一款80 MHz帶寬雙通道IF接收器，無需出口授權(quán)許可，可在中國市場出售。AD6673的主要優(yōu)勢在于其較小的尺寸，同時(shí)減少輸出引腳數(shù)，所需FPGA I/O也更少。
圖5 AD6673結(jié)構(gòu)框圖
在EEPW網(wǎng)站上有關(guān)于JESD204B接口的在線研討會(huì)，鏈接如下。 |
|
|
