目前電路中數(shù)字視頻使用Camera Link接口傳輸，之前的方案是FPGA輸出并行數(shù)據(jù)信號(hào)+同步控制信號(hào)，再由串化芯片DS90CR287進(jìn)行并轉(zhuǎn)串處理，處理完通過Camera Link接口輸出，采集卡上使用DS90CR288進(jìn)行并轉(zhuǎn)串處理，這種方式占用FPGA管腳資源多。當(dāng)傳輸24bit RGB信號(hào)時(shí)，需要使用24(信號(hào))+4(同步控制)+1(時(shí)鐘)=29個(gè)管腳，而使用lvds傳輸，使用altlvds_tx核，只需要5對(duì)lvds信號(hào)即可，共占用10個(gè)管腳。

Lvds傳輸線為雙絞線。

現(xiàn)在市場(chǎng)上出現(xiàn)了很多串行AD，并且有多個(gè)通道，可使用altlvds_rx核接收數(shù)據(jù)，想想現(xiàn)在自己設(shè)計(jì)的板子上還有多個(gè)并行AD，真是汗顏?。?！當(dāng)電路中需要使用多個(gè)AD時(shí)，如果使用并行AD，板型尺寸大，占用FPGA管腳多，而如果使用多通道(雙通道、4通道、8通道)串行AD，板型尺寸可以縮小很多，并且節(jié)約FPGA管腳資源，后期的設(shè)計(jì)中盡量使用這種芯片。

準(zhǔn)備設(shè)計(jì)一款利用FPGA lvds接口傳輸Camera Link視頻信號(hào)的電路，前端探測(cè)器輸出4路模擬信號(hào)，使用4路并行AD量化后，F(xiàn)PGA進(jìn)行處理，再使用altlvds_tx核通過lvds接口輸出lvds信號(hào)，這些工作作為畢業(yè)課題的一部分……后期準(zhǔn)備寫個(gè)lvds在FPGA中的使用連載，記錄分享設(shè)計(jì)過程。

先來介紹介紹lvds的起源，Lvds全稱Low-Voltage Differential Signaling 低電壓差分信號(hào)，1994年由美國(guó)國(guó)家半導(dǎo)體公司(已被TI收購(gòu))提出的一種信號(hào)傳輸模式，是一種電平標(biāo)準(zhǔn)。其主要目的是為了克服以TTL電平方式傳輸寬帶高碼率數(shù)據(jù)時(shí)功耗大、EMI電磁干擾大等缺點(diǎn)。LVDS輸出接口利用非常低的電壓擺幅（約350mV）在兩條PCB走線或一對(duì)平衡電纜上通過差分進(jìn)行數(shù)據(jù)的傳輸，即低壓差分信號(hào)傳輸。采用LVDS輸出接口，可以使得信號(hào)在差分PCB線或平衡電纜上以幾百M(fèi)bit/s的速率傳輸，由于采用低壓和低電流驅(qū)動(dòng)方式，因此，實(shí)現(xiàn)了低噪聲和低功耗。