獨(dú)立式（或分立式）

ADC范圍通常為8位至24位，甚至有些32位可供選擇。ADC核心也集成到微控制器、FPGA、處理器或完整的片上系統(tǒng)（SoC）。有逐次逼近寄存器（SAR）ADC和Σ-Δ版本。需要最高采樣率時(shí)，使用流水線ADC。有些ADC的采樣率低至大約10次每秒，有些則高于1Gsps。ADC的價(jià)格范圍從不足1美元到265美元或更高不等。有些流水線ADC的1000片報(bào)價(jià)很大程度上是市場營銷的“虛高”價(jià)格，這就意味著實(shí)際價(jià)格一般低于公布的“1k”價(jià)格。

速度、功耗以及所測信號的精度有多重要？為幫助您選擇滿足具體應(yīng)用的正確或最好的ADC，我們略微深入了解一下這些不同的類型，并介紹其最佳工作條件。

SAR ADC——適用于中等速度和快照數(shù)據(jù)

SAR ADC提供較寬范圍的位數(shù)、采樣率或速度。從6或8位到高達(dá)20位，SAR ADC一般工作在數(shù)ksps到高達(dá)10Msps。SAR ADC是中速應(yīng)用的好選擇，例如電機(jī)控制、振動(dòng)分析以及系統(tǒng)監(jiān)測。此類ADC沒有流水線ADC那么快，但一般比Δ-Σ ADC快。

SAR ADC的功耗與采樣率成線性關(guān)系。例如，如果SAR ADC在1Msps時(shí)的功耗為5mW，那么1ksps時(shí)的功耗一般為5μW。因此，SAR ADC非常靈活，客戶庫存一款器件即可用于多種應(yīng)用。

SAR ADC還有另外一種優(yōu)勢：獲取模擬輸入信號的“快照”。SAR結(jié)構(gòu)只對單一時(shí)刻進(jìn)行采樣（即“抓取”）。（我們隨后將解釋這種快照與Δ-Σ ADC的區(qū)別，后者對模擬數(shù)據(jù)進(jìn)行多次過采樣。）客戶什么時(shí)候需要這種類型？當(dāng)需要同時(shí)測量多個(gè)信號時(shí)，可以利用多個(gè)單通道SAR ADC同時(shí)進(jìn)行采樣，或者使用內(nèi)部具有多個(gè)ADC或多個(gè)采樣/保持（T/H）核心的同時(shí)采樣ADC。這允許系統(tǒng)在同一瞬間測量多路模擬輸入。

電流和電壓變壓器利用SAR ADC支持保護(hù)繼電器應(yīng)用。此時(shí)，客戶在同一時(shí)刻測量不同的電流和電壓相。供電公司就是很好的例子。利用高精度快照數(shù)據(jù)，供電公司就準(zhǔn)確知道電力線上的信號如何，以及如何高效地管理電網(wǎng)。

Σ-Δ ADC——利用較多位數(shù)獲得更高精度

如果希望通過更多采樣位來獲得更高精度，或者確實(shí)需要最高的有效位數(shù)（ENOB），Σ-Δ ADC通常是最佳選擇，尤其對于低噪聲高精度應(yīng)用。如果速度不太關(guān)鍵，Σ-Δ ADC的過采樣和噪聲整形能夠?qū)崿F(xiàn)極高的精度。

隨著SAR ADC市場在5至10年之前開始趨于飽和，許多模擬器件廠商投資開發(fā)多種Σ-Δ內(nèi)核。所以造成當(dāng)今的ADC產(chǎn)品非常繁榮，采樣位數(shù)高達(dá)24或32位，采樣率從10sps到幾個(gè)Msps不等。

什么樣的應(yīng)用需要20位以上的無噪聲分辨率？儀表裝置和氣相色譜儀或天然氣和石油行業(yè)就是此類應(yīng)用的例子，通常希望甚至必須具備通過盡可能多的位數(shù)來獲得高精度。這些都是為高精度模擬信號設(shè)定基準(zhǔn)的系統(tǒng)應(yīng)用，最終用戶必須對其數(shù)據(jù)絕對有把握——低硫原油或天然氣的準(zhǔn)確流量。

調(diào)制器

最近，Σ-Δ ADC越來越難以按照速度和采樣率進(jìn)行分類。

傳統(tǒng)上，Σ-Δ ADC在內(nèi)部執(zhí)行所有的數(shù)字后置處理（例如采用SINC/陷波濾波器、下采樣以及噪聲整形），然后以串行方式將數(shù)據(jù)輸出，具有極好的ENOB。例如，如果是24位ADC，那么數(shù)據(jù)輸出包括24位。輸出的第一位是最高有效位（MSB），第24位是最低有效位（LSB）。數(shù)據(jù)輸出速率一般等于串行時(shí)鐘速率除以24。這些不是最快也不是最靈活的ADC。

然而，在過去的5至10年間，Σ-Δ調(diào)制器變得越來越流行，特別需要速度較高（往往為大約1Msps或更高）的應(yīng)用。與等待全部24位輸出下采樣完成不同，Σ-Δ調(diào)制器以流化方式每次輸出一個(gè)數(shù)據(jù)位，在處理器或FPGA中進(jìn)行數(shù)字濾波，對數(shù)據(jù)進(jìn)行分析。

這種調(diào)制器的靈活性對于例如電機(jī)控制的應(yīng)用非常有利。在這種應(yīng)用中，12位至16位已經(jīng)足夠，該應(yīng)用中，如果24位數(shù)據(jù)中的前16位數(shù)據(jù)能夠提供足夠的模擬測量信息，電機(jī)控制器可能不需要或不想等待最后的8個(gè)LSB。

最近幾年，Σ-Δ調(diào)制器已經(jīng)達(dá)到了高達(dá)16位和20Msps。

SAR與Σ-Δ的選擇——決定因素是速度

在為具體應(yīng)用選擇正確的ADC時(shí)，輸入濾波器是另一項(xiàng)重要考慮因素。正像基努·里維斯和桑德拉·布洛克所說的那樣，速度關(guān)乎生死?；仡櫼幌?，SAR結(jié)構(gòu)捕獲高速快照。當(dāng)應(yīng)用要求較高采樣率（比如100ksps以上）時(shí)，輸入濾波器就變得更加復(fù)雜。那么往往就需要外部緩沖器或放大器來驅(qū)動(dòng)輸入電容，并在很短周期內(nèi)達(dá)到穩(wěn)定。這意味著放大器必須具備足夠的帶寬。圖1所示為采用16位、500ksps MAX11166 SAR ADC的例子。位數(shù)越多、采樣率越快，輸入必須達(dá)到穩(wěn)定以及提供正確輸入讀數(shù)的時(shí)間常數(shù)就越短。

圖1中，使用了增益帶寬為55MHz的MAX9632放大器，之后是簡單的RC濾波器。這款很特別的放大器具有小于1nV/√Hz的噪聲，使其能夠分辨系統(tǒng)中每個(gè)ENOB的十分之一dB。  

圖1  SAR ADC （MAX11166/MAX11167）輸入濾波器例子，具有55MHz增益帶寬的MAX9632放大器驅(qū)動(dòng)ADC輸入

與SAR ADC相比，Δ-Σ ADC中的輸入經(jīng)過多倍過采樣，所以對抗混疊濾波器的要求往往不嚴(yán)格，一般簡單的RC濾波器就足夠。圖2所示的例子中使用MAX11270 24位、64ksps Σ-Δ ADC。圖中包括惠斯頓電橋，差分輸入之間使用10nF電容。 

圖2  Σ-Δ ADC （MAX11270）輸入濾波器例子，只要求簡單的外部RC濾波器

流水線ADC——用于超快采樣

我們在前面提到過流水線ADC對于高速采樣率非常重要，例如射頻應(yīng)用和軟件無線電。頂級的模擬器件公司早在10至15年之前已經(jīng)在流水線ADC的研發(fā)領(lǐng)域投入重金，有些公司已經(jīng)獲利，但尚無人能夠侵占主流IC制造商的地盤。流水線ADC最重要的兩項(xiàng)指標(biāo)是速度和功耗。這些ADC的采樣率從大約10Msps到高達(dá)幾個(gè)Gsps不等，用于軟件無線電、雷達(dá)、通信、基站，以及其它需要超高采樣率的應(yīng)用。如果說閃電般的速度是流水線ADC的主要標(biāo)準(zhǔn)，那么ADC的接口則更為關(guān)鍵。

流水線ADC領(lǐng)域的下一場戰(zhàn)役很可能圍繞ADC和處理器或FPGA之間的數(shù)字接口展開。并行數(shù)字接口已經(jīng)成為歷史，因?yàn)槟軌蛟诤芏痰臅r(shí)間周期內(nèi)將轉(zhuǎn)換器的大量數(shù)據(jù)位流化輸出。串行LVDS接口曾經(jīng)被廣泛應(yīng)用于具有大量通道以及50Msps至65Msps采樣率已經(jīng)足夠的應(yīng)用中，例如超聲。

JESD204B串行接口

JESD204B串行接口是速率高達(dá)12.5Gbps的高速串行標(biāo)準(zhǔn)。得益于上述提及的模擬器件公司以及Xilinx、Altera、Freescale等數(shù)字器件公司，該接口在最近幾年發(fā)展迅速。利用JESD204B接口，ADC制造商將其采樣率一再提高，就像FPGA及處理器公司將其串行接收器速率不斷提高一樣，例如串行器/解串器（或SerDes）。

越來越快的數(shù)據(jù)率使得人們能夠利用較短時(shí)間內(nèi)以及較少PCB連接獲得更多的數(shù)據(jù)。以具有許多并行ADC的多通道應(yīng)用為例，ADC和FPGA/處理器之間的連接線就像老鼠窩；而利用JESD204B串行接口，大大減少了數(shù)據(jù)線數(shù)量，節(jié)省大量電路板空間。圖3中只使用了一對串行輸出線和同步輸入，大大減少了ADC及FPGA/處理器要求的輸入/輸出（IO）引腳數(shù)量。

圖3  JESD204B串行接口大大減少了ADC與FPGA/處理器之間的數(shù)據(jù)線數(shù)量

流水線ADC功耗的關(guān)鍵問題

現(xiàn)在，越來越多的ADC能夠封裝在緊湊的空間內(nèi)，功耗問題變得更為嚴(yán)峻。這正是領(lǐng)先的ADC制造商始終努力降低功耗的原因。功耗在很大程度上依賴于位數(shù)、速率以及交流指標(biāo)，例如信噪比（SNR）和無雜散動(dòng)態(tài)范圍（SFDR）。好的規(guī)則是1mW每1Msps。如果您的ADC接近該數(shù)值，則說明您有一個(gè)良好的開端。

優(yōu)化用于微控制器、FPGA、處理器和SoC的ADC

在過去幾年中，將最佳性能的ADC嵌入到微控制器中并不是一項(xiàng)簡單的任務(wù)。集成到微控制器中的ADC通常不具備最佳品質(zhì)。傳統(tǒng)上，如果將12位ADC嵌入到微控制器，在有效位數(shù)（ENOB）或線性度方面，其性能很可能相當(dāng)于8位ADC。類似地，16位ADC可能更像12位ADC。為確保ADC具備滿足應(yīng)用的足夠性能，用戶不得不仔細(xì)審查數(shù)據(jù)資料中的技術(shù)指標(biāo)，然后確定哪款有保證。其中僅給出不完整條件下的ADC典型指標(biāo)或最小和最大指標(biāo)的情況并不鮮見。

最近，積分非線性（INL）、微分非線性（DNL）、增益誤差和ENOB等ADC性能指標(biāo)已經(jīng)大大改善，部分微控制器已經(jīng)可以提供高品質(zhì)ADC讀數(shù)。毫無意外地，集成ADC的微控制器數(shù)量也大幅增長。

現(xiàn)在，如果應(yīng)用需要12位或更少位數(shù)、僅僅少量通道，那么微控制器的ADC——通常為SAR或Δ-Σ——很可能是最為高成效的方案。微控制器ADC就足夠的例子包括輔助功能應(yīng)用，例如電源監(jiān)測，或者精度要求不太高的溫度檢測，例如測量二極管。

FPGA、處理器和SoC中的ADC

FPGA制造商也已經(jīng)開始在其系統(tǒng)中集成ADC。例如，Xilinx在其所有28nm（7系列） FPGA和Zynq SoC中提供12位、1Msps ADC。也有各種各樣的處理器和SoC集成了ADC。集成ADC時(shí)，常見的指標(biāo)是10或12位，速率高達(dá)1Msps。

ADC在FPGA、處理器或SoC中的位置非常關(guān)鍵?？删幊踢壿嬁刂破鳎≒LC）等許多處理器系統(tǒng)具有分離的模擬板和數(shù)字板。將ADC集成到哪塊電路板上是個(gè)問題。CPU模塊通常載有FPGA或SoC，但模擬輸入信號可能位于完全分離的板卡上，通過高速數(shù)字背板將兩者連接在一起。您不能將敏感的模擬信號布在此類連接附近，所以這種情況下將ADC集成到FPGA、處理器、SoC（或微控制器）中無濟(jì)于事。此時(shí)一定想要非常好的分立式24位Σ-Δ ADC，就像PLC應(yīng)用中常見的那樣。

仍然以PLC為例，隔離是需要考慮的另一因素。絕大部分PLC模擬輸入包括一定形式的隔離，通常為數(shù)字式。許多模擬輸入模塊將集成低成本微控制器（不足2美元至3美元），以實(shí)現(xiàn)快速響應(yīng)和快速中斷?，F(xiàn)在，隔離的位置決定了內(nèi)部ADC是否可行。如果隔離處于處理器（或微控制器）與背板之間，那么就可以選擇集成到微控制器的ADC；如果需要將微控制器與高壓輸入信號隔離，那么分立式ADC和數(shù)字隔離器就是最佳方案。

何為最佳選擇？

我們在上文中介紹了多種ADC選項(xiàng)，那么最初的問題如何呢：速度、功耗以及所測信號的精度有多重要？

如果只需要簡單的低分辨率讀數(shù)用于輔助功能，那么微控制器、FPGA、處理器或SoC中集成的ADC可能就能夠勝任；如果應(yīng)用的速度較低（接近直流），例如緩變溫度信號，那么Σ-Δ很可能是最佳選擇；如果信號速度較快，例如對轉(zhuǎn)速超過1000轉(zhuǎn)每分鐘的電機(jī)嗡嗡聲進(jìn)行振動(dòng)分析，SAR ADC可能是最佳選擇；如果應(yīng)用必須測量世界上最快的模擬信號，那么最好選擇流水線ADC。

所有這一切都要“視情況而定”。沒有工程師喜歡聽到這句話。如果您是一位數(shù)字設(shè)計(jì)師或電源專家，負(fù)責(zé)挑選一款正確的ADC，您會喜歡更直接的指導(dǎo)。但ADC往往比較復(fù)雜，需要對數(shù)據(jù)資料和評估板（EV）進(jìn)行深入研究才能確定具有細(xì)微差別的IC。表1中匯總了當(dāng)今市場上ADC的典型最小和最大技術(shù)指標(biāo)。隨著模擬器件公司的不斷創(chuàng)新，速度會越來越快、功耗越來越低，價(jià)格可能會越來越低。

典型的ADC指標(biāo)范圍

▎