本公眾號【讀芯樹：duxinshu_PD】主要介紹數(shù)字集成電路物理設計（PD）相關知識，才疏學淺，如有錯誤，歡迎指正交流學習。

這是集成電路物理設計的第一個系列【physical cell】的第四篇文章，本篇文章主要講解Filler Cell相關知識：

1，什么是Filler Cell？

• Filler Cell內部沒有任何邏輯連接關系，只包含：nWell, pWelll, n-implant, p-implant, poly和metal層，沒有input pin和output pin。

• Filler Cell 用于連接ROW上的VDD和VSS，同時將襯底連接起來。

2，為什么需要insert Filler Cell?

• 在放置完所有的standand cell和macro之后，standand cell (macro）之間會存在很多gap，這些gap 會將ROW上的VDD和VSS切斷，同時nWell和pWell也會斷開，這會產(chǎn)生大量的DRC Violations。

• 為保證電源網(wǎng)絡的完整連接，well layer和implant layer的連續(xù)性，需要加入Filler Cell將其連接起來。
  

3，如何Insert Filler Cell？ 

• 在完成P&R之后，加入DCAP Cell和Filler。

• 在加入Filler過程中從面積最大的cell開始加入 (e.g. 16W > 8W > 4W> 2W > 1W)。(reduce runtime)

• FC/ICC2 cmd:

  >set decap_cell [sort_collection -desc [get_lib_cells */DCAP*] area]
  >create_stdcell_fillers -lib_cell $decap_cell -continue_on_error
  >remove_stdcell_fillers_with_violation
  >set filler_cells [sort_collection -desc [get_lib_cells */FILL*] area]
  >create_stdcell_fillers -lib_cell $filler_cells

• Innovus cmd:

  >deleteAllCellPad
  >setFillerMode -reset
  >set fiiller_cell 'DCAP64 DCAP32 ... DCAP8 FILL4 ... FILL1'
  >setFillerMode -core $fiiller_cell -preserveUserOrder true -fitGap false -corePrefix FILLER 
  >addFiller
  >checkFiller

4，為什么需要連續(xù)的nWell和implant區(qū)域？

• 如果是連續(xù)的nWell和implant layer，這有利于foundary生產(chǎn)mask，減少工藝的復雜度。

• 如果nWell和implant layer不連續(xù)，這會有DRC問題，影響芯片良率（well proximity effect）。

• 如果nWell和implant layer不連續(xù)，這會產(chǎn)生很多獨立的nWell isoland，這需要額外的well tap cell的使用，會增加額外的面積。