|
摘要：在深入分析EPc clG2標(biāo)準(zhǔn)的基礎(chǔ)上，對(duì)uHF RFID讀寫器的硬件構(gòu)架和軟件程序流程進(jìn)行了設(shè)計(jì)。該超高頻RFID讀寫器采用高集成度模塊化設(shè)計(jì)，以內(nèi)部集成可配置DRM濾波器的射頻芯片AS3992作為射頻前端，以FPGA作為中央處理單元。測(cè)試結(jié)果顯示：在不同地區(qū)的RFID通信制式中，As3992讀寫器的臨近信道功率抑制比AcPR均符合EPc C1G2在多讀寫器模式下的功率譜波罩規(guī)范，并且和傳統(tǒng)的讀寫器相比具有更高的讀取速率，實(shí)現(xiàn)了設(shè)計(jì)要求。 關(guān)鍵詞： AS3992，FPGA，ACPR，讀取速率 1. 引言 UHF RFID是一種非接觸式的無(wú)線射頻識(shí)別技術(shù)，通過(guò)射頻信號(hào)空間交變耦合來(lái)達(dá)到目標(biāo)識(shí)別和數(shù)據(jù)傳輸?shù)哪康?。一個(gè)典型的RFID通信系統(tǒng)由讀寫器和標(biāo)簽兩部分組成。 目前超高頻RFID讀寫器的射頻接收鏈路和射頻發(fā)射鏈路電路多采用分立元器件進(jìn)行獨(dú)立設(shè)計(jì)，所需元器件數(shù)目較多，連接線路較為復(fù)雜?；鶐?shù)字處理模塊多采用單片機(jī)進(jìn)行數(shù)據(jù)處理，處理速度較慢。另外，由于世界上不同地區(qū)RFID通信頻段不同和RFID管理規(guī)則通信機(jī)制的限制，在傳統(tǒng)的設(shè)計(jì)體系結(jié)構(gòu)中，通常使用一個(gè)外部中心通信頻率固定的濾波器進(jìn)行頻段選擇(，致使RFID讀寫器的工作頻段和使用范圍受到嚴(yán)格的區(qū)域性限制。 為了解決傳統(tǒng)RFID讀寫器中存在的問(wèn)題，本設(shè)計(jì)從2個(gè)方面著手：1)采用集成度較高射頻收發(fā)鏈路一體化設(shè)計(jì)、中心通信頻率可配置的AS3992射頻芯片作為模擬射頻前端。其內(nèi)置DRM(DenseReader Mode)數(shù)字控制濾波器，通過(guò)對(duì)不同地區(qū)的波段頻率進(jìn)行選擇，可以兼容全球多制式多頻段的RFID通信標(biāo)準(zhǔn)。在極大地提高了RFID讀寫器的擴(kuò)展性能的同時(shí)，也大大簡(jiǎn)化了RFID讀寫器的電路設(shè)計(jì)的復(fù)雜程度；2)采用FPGA作為中央處理單元不但可以提高基帶數(shù)據(jù)處理速度，還可以提高標(biāo)簽的讀取速率。 2. RFID通信過(guò)程和讀寫器發(fā)射功率譜波罩規(guī)范
2. UHF RFlD讀寫器硬件結(jié)構(gòu)設(shè)計(jì)UHF RFID讀寫器的硬件結(jié)構(gòu)主要有兩大基本功能模塊組成：射頻傳輸模塊和基帶控制模塊(Keaveney，2008)。采用奧地利微電子公司ASM的可配置射頻芯片AS3992搭建射頻傳輸模塊的核心電路，來(lái)完成對(duì)來(lái)自天線射頻信號(hào)的收發(fā)隔離、濾波、放大、混頻等功能。采用Altera公司CycloneⅡ系列的FPGA芯片EP2C8Q208C8N作為基帶控制模塊的處理器單元，以實(shí)現(xiàn)基帶信號(hào)的編碼、解碼、調(diào)制、解調(diào)、基帶信號(hào)成型、cRc校驗(yàn)等并通過(guò)usB接口與主機(jī)進(jìn)行通信。uHF RFID讀寫器硬件結(jié)構(gòu)構(gòu)架如圖3所示。 
本設(shè)計(jì)中RFID射頻集成芯片As3992工作在直接模式，通過(guò)8bit并行數(shù)據(jù)接口、時(shí)鐘CLK及中斷請(qǐng)求控制信號(hào)IRQ與控制器通信。As3992模擬射頻前端的主要功能是完成對(duì)無(wú)源標(biāo)簽數(shù)據(jù)的讀取和寫入操作，一方面將基帶數(shù)字模塊傳送來(lái)的數(shù)據(jù)信息進(jìn)行DA變換、放大、上變頻、濾波通過(guò)天線發(fā)射出去，另一方面把接受到的高頻信號(hào)進(jìn)行濾波、放大、下變頻、AD變換至基帶并傳送到數(shù)字基帶模塊中進(jìn)行處理。
|
|
|
