|
通常，SiC 功率MOSFET的工作電壓為1200或1700 V，旨在取代IGBT技術(shù)。但SiC MOSFET 有它的一些問題，其中大部分與柵氧化層直接相關。另外，寬禁帶器件的一個問題是，在反向偏置過程中，在柵極氧化物處有更高的電場。為了利用碳化硅的高擊穿能力，緩解柵極氧化物處的電場是必要的。為了改善這一問題，在源極溝槽的底部采用具有p型區(qū)域的雙溝槽結(jié)構(gòu)，它比柵極溝槽的底部更深。單溝槽和雙溝槽的仿真結(jié)果中，雙溝槽結(jié)構(gòu)的溝槽底部電場濃度更低，這種結(jié)構(gòu)防止了對柵極溝槽處的氧化層破壞。通過引入溝槽結(jié)構(gòu)，可以有效地降低了電場，從而提高了器件性能。SiC功率MOSFET通常采用平面結(jié)構(gòu)或者溝槽結(jié)構(gòu)，在650~3300 V電壓范圍內(nèi)已形成成熟的產(chǎn)品技術(shù)。目前SiC MOSFET的發(fā)展趨勢有四個方向：更小的元胞尺寸，更低的比導通阻，更低的開關損耗，更好的柵氧保護，提高器件的性能和可靠性。SiC MOSFET自2010年Cree和ROHM推出1G以來，平面柵結(jié)構(gòu)一直被使用，但平面柵結(jié)構(gòu)限制了元胞間距的減小速率，預計在更高代次的產(chǎn)品中溝槽柵結(jié)構(gòu)將取代平面柵結(jié)構(gòu)。功率晶體管由很多個元胞組成，這些元胞以間距大小Cell Pitch為特征。技術(shù)擴展旨在減少晶體管元胞間距。RONxA表示芯片每平方毫米的導通電阻，通常用mΩ x mm2單位表示。對于垂直晶體管，RONxA取決于晶體管布局、垂直結(jié)構(gòu)和雜質(zhì)摻雜分布設計。RONxA越小，芯片尺寸越小,同時降低了成本/價格、晶體管電容、動態(tài)損耗和開關延遲時間。與高級邏輯CMOS一樣，功率晶體管技術(shù)的發(fā)展是由降低成本和提高性能的需求推動的。這些目標是通過開發(fā)新的晶體管結(jié)構(gòu)和縮小尺寸來實現(xiàn)的，對于恒定的Ron值，芯片面積每三年比上一代減小0.7倍。自2016年以來，領先制造商已推出商用溝槽柵SiC MOSFET，更小的元胞尺寸給這些器件的可靠性和魯棒性帶來了新的挑戰(zhàn)。典型的SiC MOSFET結(jié)構(gòu)SiC MOSFET平面結(jié)構(gòu)：特點是工藝簡單，單元的一致性較好，雪崩能量比較高。但是，這種結(jié)構(gòu)的中間，N區(qū)夾在兩個P區(qū)域之間，當電流被限制在靠近P體區(qū)域的狹窄的N區(qū)中流過時，將產(chǎn)生JFET效應，從而增加通態(tài)電阻；同時，這種結(jié)構(gòu)的寄生電容也較大。SiC MOSFET溝槽結(jié)構(gòu)：是將柵極埋入基體中形成垂直溝道，盡管其工藝復雜，單元一致性比平面結(jié)構(gòu)差。但是，溝槽結(jié)構(gòu)可以增加單元密度，沒有JFET效應，寄生電容更小，開關速度快，開關損耗非常低；而且，通過選取合適溝道晶面以及優(yōu)化設計的結(jié)構(gòu)，可以實現(xiàn)最佳的溝道遷移率，明顯降低導通電阻，因此，新一代SiC MOSFET主要研究和采用這種結(jié)構(gòu)。目前，SiC MOSFET溝道遷移率低的問題仍然比較突出，對于中低壓器件（650~1700 V）溝道電阻占總導通電阻的比例較高。相對而言，平面柵SiC MOSFET工藝復雜度沒那么高，而且開發(fā)歷史比較長，國內(nèi)外相關產(chǎn)品較早實現(xiàn)量產(chǎn)，并且在特拉斯、比亞迪等眾多車企帶動下，平面柵SiC MOSFET功率模塊自2018年就進入了主驅(qū)逆變器。溝槽柵SiC MOSFET的發(fā)展則較為緩慢，主要受限于工藝水平和柵氧可靠性等問題，比如柵極溝槽底部電場集中，通常會引發(fā)長期可靠性問題。盡管如此，國內(nèi)外依舊有眾多的企業(yè)和機構(gòu)在研發(fā)溝槽柵 SiC MOSFET，因為這種結(jié)構(gòu)理論上，可以最大限度地發(fā)揮SiC材料的特性，尤其是可以進一步降低器件成本和導通電阻。目前碳化硅器件的價格仍然是硅器件的4倍左右，因此僅在一些對體積和效率要求比較高的場景，SiC MOSFET的滲透率會快一些，所以亟需降低成本以加速打入更多應用場景。目前，市場上這兩種結(jié)構(gòu)應用比較典型的是羅姆和英飛凌科采用溝槽結(jié)構(gòu)SiC MOSFET，溝槽型沒有結(jié)型場效應晶體管（JFET）區(qū)，具有更高的溝道密度，同時溝道所在SiC晶面具有較高的溝道遷移率，因此能夠?qū)崿F(xiàn)更低的比導通電阻。而Cree和意法半導體兩家公司采用平面結(jié)構(gòu)SiC MOSFET，通過優(yōu)化器件的結(jié)構(gòu)設計，實現(xiàn)了性能和可靠性俱佳的產(chǎn)品技術(shù)，得到了廣泛的應用。接下來，我們來具體看下巨頭們的技術(shù)路線選擇。英飛凌的半包溝槽結(jié)構(gòu)是業(yè)界不多的幾個能夠量產(chǎn)上車的碳化硅溝槽結(jié)構(gòu)設計。例如，英飛凌CoolSiC? MOSFET采用了不對稱的溝槽結(jié)構(gòu)，該結(jié)構(gòu)中MOS溝道選擇了最有利的方向。今年，英飛凌對外宣布目前已有的碳化硅訂單使得2022財年來自碳化硅產(chǎn)品的收入超過去年近一倍，沖擊3億歐元。預測到2025年前后碳化硅功率器件產(chǎn)品線可以為公司帶來10億美元左右的營收。目前已經(jīng)開始英飛凌貢獻碳化硅產(chǎn)品營收的客戶包括現(xiàn)代集團，其Ioniq 5電動緊湊型休旅車采用緯湃科技Vitesco提供的800V逆變器，內(nèi)部使用的碳化硅模塊即來自英飛凌。與此同時，英飛凌還是小鵬汽車的碳化硅模塊的主要提供商，用于旗艦SUV車型G9中，預計今年第3季度起正式交付。據(jù)公開消息，羅姆目前已經(jīng)規(guī)劃在2021年至2025年的5年間，投入1200億至1700億日元（10億-13億美元）的資金，將碳化硅產(chǎn)能擴充至少6倍。在碳化硅器件技術(shù)方面羅姆也處于領先地位。2010 年公司就開始量產(chǎn)首款碳化硅MOSFET，與之后推出的第2代產(chǎn)品都采用平面柵極設計。2015年羅姆又領先競爭對手，率先量產(chǎn)雙溝槽結(jié)構(gòu)的第3代產(chǎn)品。目前，ROHM公司開發(fā)出了雙溝槽MOSFET結(jié)構(gòu)，該結(jié)構(gòu)同時具有源極溝槽和柵極溝槽。FUJI公司：P阱覆蓋溝槽底部溝槽底部的柵極氧化物的結(jié)構(gòu)采用了一種用P阱覆蓋溝槽底部溝槽底部的柵極氧化物的結(jié)構(gòu)，同時減小了cell pitch并優(yōu)化了MOS溝道長度及JFET區(qū)域。該結(jié)構(gòu)使得溝槽底部P阱底角部分的電場達到最大值，從而使得柵極氧化物中的電場得到松弛。為了同時建立高閾值電壓和低導通電阻,設計減少了cell pitch并優(yōu)化了MOS溝道長度，隨著cell間距的收縮，在導通狀態(tài)下電阻比例降低。為了同時建立低導通電阻和高擊穿電壓，將JFET區(qū)域優(yōu)化在溝槽底部P阱和源極接觸點下方之間的區(qū)域。通過對這種結(jié)構(gòu)的優(yōu)化，使得導通電阻降低了3%的同時提高2%的擊穿電壓。
Mitsubishi公司：溝槽型SiC-MOSFET，采用了獨特電場限制結(jié)構(gòu)在垂直溝槽方向注入鋁元素，使溝槽底部形成電場限制層，再通過其新技術(shù)斜向注入鋁，形成連接電場場限制層和源極的側(cè)接地，并斜向注入氮元素，再局部形成更容易導電的高濃度摻雜層。電場限制層將施加在柵極絕緣膜上的電場降低到傳統(tǒng)平面結(jié)構(gòu)水平，保證耐壓的同時，提高器件的可靠性。連接電場限制層和源極的側(cè)接地，實現(xiàn)了高速開關動作，減少開關損耗。與平面結(jié)構(gòu)相比，溝槽型器件Cell pitch更小，所以功率器件能排列更多的元胞。元胞高密度排列使得流動的電流變多，但各柵極的之間的間隔太小就會導致路徑變窄，電流流動困難。將氮元素斜向注入，在局部形成更容易導電的高濃度摻雜層，使電流路徑上的電流變得容易傳輸，從而降低電流通路的電阻。與沒用高濃度層相比，電阻率降低了約25%。HestiaPower公司：提出了一種結(jié)勢壘肖特基二極管集成碳化硅MOSFET將DMOS和結(jié)勢壘肖特基二極管（JBS）合并到單片SiC器件中，分別在n+/p+區(qū)形成歐姆接觸，在漂移層形成肖特基接觸，在MOSFET的有源區(qū)形成嵌入JBS。JMOS器件比傳統(tǒng)SiC DMOS具有更低的反向?qū)▔航?，VSD改善了47%。在動態(tài)性能方面也具有優(yōu)越性，反向恢復電荷（Qrr）降低54%，最大反向恢復電流（IRMax）降低40%。當SiC MOSFET中的寄生體二極管開啟時，集成JBS還可以防止由于注入的少數(shù)載流子的復合而導致的位錯缺陷轉(zhuǎn)變?yōu)閷渝e而導致的潛在失效。且無需任何附加工藝和面積損失，是一種成本效益高的方法。根據(jù)意法半導體在近期財報中透露的最新數(shù)據(jù)，截止2022財年第1季度，公司碳化硅產(chǎn)品已經(jīng)在75個客戶的98個項目中送樣測試，其中工業(yè)應用和電動汽車應用各占一半。意法在碳化硅研發(fā)上繼續(xù)投入相當資源。在生產(chǎn)技術(shù)上，意法于2021年年中宣布其挪威分部STMicroelectronics Silicon Carbide A.B. 開始進行8寸碳化硅材料的實驗室制造，預計相應技術(shù)將在2025年前后成熟，并應用到規(guī)劃中的新加坡8寸碳化硅生產(chǎn)線中。在芯片設計上意法繼續(xù)深挖平面設計碳化硅MOSFET的技術(shù)潛力，推出了第4代平面柵碳化硅，并在今年第二季度量產(chǎn)。而之前規(guī)劃的溝槽柵設計產(chǎn)品則順延成為意法的第5代碳化硅MOSFET，目前應該在工程樣品測試階段，量產(chǎn)時間待定。相比上一代產(chǎn)品，第4代平面柵碳化硅的性能有所進步，包括導通電阻減少15%，工作頻率增加一倍至1MHz。Wolfspeed：平面柵SiC MOSFET的技術(shù)優(yōu)勢遠未耗盡6月27日，德國媒體Elektroniknet發(fā)布了一篇采訪Wolfspeed聯(lián)合創(chuàng)始人John Palmour博士的文章。報道稱，John Palmour從一開始就致力于碳化硅二極管和MOSFET的開發(fā)，作為Wolfspeed的CTO，他認為平面柵SiC MOSFET的技術(shù)優(yōu)勢遠未耗盡。Wolfspeed累積的Design-in金額在87億美元這個驚人的水平，其中包括大眾集團“未來汽車供應路線（FAST）”計劃和通用汽車奧騰能平臺項目。另外，市場也傳言戴姆勒集團和奧迪的下一代E-tron車型也選擇了Wolfspeed的產(chǎn)品。Wolfspeed的碳化硅MOSFET采用平面設計，目前處于第3代（Gen 3），涵蓋650V到1200V之間的多個電壓規(guī)格。與之前兩代產(chǎn)品相比，Gen 3 平面MOSFET采用六邊形晶胞微觀設計，650V Gen 3和1200V Gen 3+的單位面積導通電阻分別為2.3 m?·cm2和2.7 m?·cm2，較上一代Strip Cell減少了16%。目前Wolfspeed的Gen 4 溝槽柵仍在開發(fā)中，具體量產(chǎn)時間還沒有透露。Wolfspeed Gen 3碳化硅MOSFET采用Hex Cell的平面技術(shù)（來源：Wolfspeed）安森美：溝槽型產(chǎn)品已積累20份相關專利據(jù)悉，安森美與客戶簽訂的未來三年長期供應協(xié)議（LTSA）總金額已達到26億美元，其中有超過20億美元來自電動汽車動力總成對碳化硅模塊的需求，包括蔚來汽車和特斯拉。安森美的第1代碳化硅MOSFET技術(shù)（M1）采用平面設計，耐壓等級為1200V。之后從中衍生出900V和750V耐壓的規(guī)格，微觀結(jié)構(gòu)也改為Hex Cell設計，這兩個改動相疊加使得碳化硅MOSFET的導通電阻降低了35%左右。目前安森美推出的大部分碳化硅產(chǎn)品均基于M1與其衍生出的M2平臺。目前最新的一代碳化硅技術(shù)（M3）仍然采用平面技術(shù)，但是改為Strip Cell設計，導通性能較上一代衍生版本再提高了16%。這一代產(chǎn)品將逐漸成為公司的主力車規(guī)碳化硅平臺，在電壓規(guī)格上覆蓋電動汽車主流的400V和800V平臺。安森美的下一代技術(shù)平臺M4則會從平面結(jié)構(gòu)升級為溝槽結(jié)構(gòu)，目前已積累了大約20份相關專利。與初代碳化硅技術(shù)相比，在相同載電流的要求下可以減少相當?shù)男酒娣e。2022年溝槽柵SiC MOSFET快速上車，布局行業(yè)市場 除了羅姆外、英飛凌、博世、電裝等眾多國內(nèi)外企業(yè)都在開發(fā)溝槽柵產(chǎn)品，且多家企業(yè)的產(chǎn)品已經(jīng)成功量產(chǎn)，意法半導體、安森美等企業(yè)也在布局開發(fā)自己的溝槽柵SiC MOSFET。2022年，SiC MOSFET繼續(xù)上車。據(jù)公開報道不完全統(tǒng)計，今年1-7月，全球新增了多款SiC車型，包括：豐田旗下的雷克薩斯RZ、現(xiàn)代旗下IONIQ6、吉利旗下的Smart精靈#1以及蔚來旗下的ES7等。除了蔚來外，上述車型都采用了溝槽柵SiC MOSFET供應商，包括電裝、博世、英飛凌、羅姆。
截至目前，豐田、現(xiàn)代和吉利等多家車企的主驅(qū)都已采用溝槽柵SiC MOSFET，其供應商包括電裝、英飛凌、博世和羅姆等。中國方面，多家公司也將溝槽SiC MOSFET作為技術(shù)開發(fā)重點，甚至已有一家國內(nèi)企業(yè)已經(jīng)量產(chǎn)了溝槽SiC MOSFET，其成本相比平面SiC MOSFET可降低40%。目前該產(chǎn)品正在進行上車驗證，預計明年即將在國內(nèi)的自有晶圓廠完成流片。
另外，從今年上車的情況來看，博世、英飛凌和羅姆等企業(yè)似乎已經(jīng)針對溝槽柵SiC MOSFET的可靠性課題，找到了緩和柵極溝槽底部的電場集中問題的技術(shù)和工藝，來確保產(chǎn)品長期可靠性。目前，我國的安海半導體在2022年初成功研發(fā)出第一代溝槽柵SiC MOS，單芯片內(nèi)阻達到新能源主驅(qū)應用級別：1200V 15mΩ的SiC MOSFET，芯片面積相較目前國外知名品牌同規(guī)格的SiC MOS都要小（單芯片面積小于20mm2），目前已實現(xiàn)量產(chǎn)，正在上車驗證中。另外，安海第二代溝槽柵SiC MOS也正在研發(fā)中，有望于2023年初在國內(nèi)自有晶圓廠完成流片。當然，設計、制造高性能的溝槽柵SiC MOSFET也是我國SiC功率器件發(fā)展的當務之急，部分企業(yè)、事業(yè)單位已經(jīng)將研究的重心轉(zhuǎn)移至溝槽柵SiC MOSFET，比如杭州電子科技大學、香港科技大學等。對于是否一定要做溝槽問題，我們需要考慮理論可行性和實際市場需求問題。不管Si IGBT還是Si MOSFET，溝槽柵結(jié)構(gòu)的設計相比于平面柵結(jié)構(gòu)具有明顯的性能優(yōu)勢，但是對于SiC MOSFET來說，目前這種優(yōu)勢不再顯著。從理論上來看，平面柵 SiC MOSFET的溝道遷移率低，相較之下，溝槽柵SiC MOSFET則呈現(xiàn)出更佳的電學特性，其優(yōu)勢包括：元胞密度高、導通損耗低、開關性能強等。根據(jù)高斯定理，SiC MOSFET中柵極SiO2表面承受的電場強度約是其對應的SiC表面電場強度的2.5倍，由于碳化硅材料以高臨界擊穿電場強度著稱（約為硅材料的10倍），所以SiC MOSFET中柵極SiO2承受的電場強度極高，比Si MOSFET/IGBT中柵極SiO2承受的電場強度高一個數(shù)量級。因此，SiC MOSFET的大部分問題都與柵氧化層直接相關。例如，SiC MOSFET 柵極氧化層的可靠性問題。溝槽柵SiC MOSFET更加嚴重，因為接近90°的溝槽柵拐角進一步加劇了電力線的集中，此處的柵氧層極易被擊穿。解決柵極氧化層可靠性問題是目前所有的溝槽柵SiC MOSFET結(jié)構(gòu)設計必須首先解決的問題，已有技術(shù)路線是設計額外的JFET區(qū)，通過其耗盡區(qū)的“夾斷”來屏蔽保護中間的柵極氧化層，減少溝槽柵拐角位置氧化層承受的電應力，但這同時也引入了很大的JFET電阻，導通電阻因此顯著增加。總的來說，平面型SiC MOSFET由于具備天然的可靠性優(yōu)勢，更容易被市場認可。當然，如果未來柵極介質(zhì)層的可靠性問題得到徹底解決，更緊湊的溝槽型SiC MOSFET仍然具有巨大的發(fā)展?jié)摿Α?/section>但是，客戶關心的并不是它究竟是平面MOSFET還是溝槽MOSFET，更重要的是特定導通電阻。事實上，我們也不在乎哪種技術(shù)路線，我們只關注哪種設計能給客戶帶來最大的利益。“簡而言之，平面結(jié)構(gòu)還有深挖的空間，國內(nèi)企業(yè)深耕平面型，做好可靠性，也一樣有市場！
2022年11月16-18日，由DT新材料主辦的第六屆國際碳材料大會暨產(chǎn)業(yè)展覽會——碳化硅半導體論壇將在深圳國際會展中心（高交會寶安會場）拉開帷幕。論壇聚焦碳化硅襯底、外延、功率器件制造及相關應用等領域的技術(shù)難點與前沿發(fā)展趨勢，旨在突破碳化硅半導體產(chǎn)業(yè)技術(shù)瓶頸，吸收頂尖研究機構(gòu)與企業(yè)的行業(yè)遠見，整合對接碳化硅半導體產(chǎn)業(yè)鏈資源，推進突破性的實驗室研究成果轉(zhuǎn)化，讓科研賦能產(chǎn)業(yè)、產(chǎn)業(yè)反哺科研，共同推動碳化硅半導體行業(yè)的高質(zhì)量發(fā)展！
|
