本文來(lái)自微信公眾號(hào)：中國(guó)工程院院刊 （ID：CAE-Engineering），作者：Robert Pollie，原文標(biāo)題：《納米級(jí)芯片有望拯救摩爾定律丨Engineering》，頭圖來(lái)自：IBM

2021年5月，國(guó)際商業(yè)機(jī)器公司（IBM）的研發(fā)部門IBM研究院展示了其號(hào)稱“世界第一款2 nm的芯片”（圖1），至此半導(dǎo)體行業(yè)迎來(lái)了里程碑式的發(fā)展。測(cè)試芯片采用的是一種堆疊式納米級(jí)芯片，提高了晶體管密度（每平方毫米的晶體管數(shù)），為研發(fā)更快、更節(jié)能的半導(dǎo)體鋪平了道路。

圖1  圖中硅片是由位于美國(guó)紐約州奧爾巴尼市的IBM研究院制造，上面有數(shù)百個(gè)2 nm的芯片。來(lái)源：IBM Research，經(jīng)許可。

美國(guó)馬薩諸塞州劍橋市麻省理工學(xué)院電氣工程學(xué)教授Jesús del Alamo說(shuō)道：“納米級(jí)芯片技術(shù)為摩爾定律提供了新的動(dòng)力。我們認(rèn)為，在未來(lái)幾年里，芯片技術(shù)有望取得巨大進(jìn)步?！?/p>

這是個(gè)好消息，因?yàn)樵谶^(guò)去半個(gè)世紀(jì)里，摩爾定律一直是技術(shù)進(jìn)步的推動(dòng)力，推動(dòng)著數(shù)字產(chǎn)品向更智能、更實(shí)惠、更高效的方向穩(wěn)步發(fā)展。del Alamo指出，摩爾定律更光明的未來(lái)可能還會(huì)激勵(lì)美國(guó)政府加大對(duì)旨在加強(qiáng)美國(guó)芯片生產(chǎn)力和競(jìng)爭(zhēng)力項(xiàng)目的支持力度。他說(shuō)道：“目前，美國(guó)正在討論通過(guò)大規(guī)模投資，以在先進(jìn)芯片技術(shù)方面重新獲得領(lǐng)先地位。然而，只有當(dāng)通過(guò)持續(xù)的技術(shù)改進(jìn)能保持領(lǐng)先地位時(shí)，你才會(huì)進(jìn)行大規(guī)模投資。”

摩爾定律認(rèn)為每隔幾年芯片密度就可以翻一番。近年來(lái)，一些觀察人士預(yù)測(cè)，摩爾定律已不再適用。目前普遍采用的晶體管結(jié)構(gòu)，即鰭式場(chǎng)效應(yīng)晶體管（FinFET）遇到了重大的物理限制，無(wú)法進(jìn)一步縮小。而納米級(jí)芯片克服了這些障礙，使晶體管更進(jìn)一步縮小并提高了晶體管的密度。具體來(lái)說(shuō)，納米級(jí)芯片采用“環(huán)柵”設(shè)計(jì)來(lái)嚴(yán)格控制電流并抑制FinFET的小規(guī)模漏電。

芯片晶體管作為微型電子開關(guān)，用金屬柵極啟動(dòng)或關(guān)閉電流。在過(guò)去十年中，F(xiàn)inFET一直是普遍采用的晶體管結(jié)構(gòu)。在FinFET中，載流通道由一個(gè)薄薄的、垂直的鰭片（由硅制成）組成，鰭片的三面與柵極相鄰。問(wèn)題在于，當(dāng)晶體管尺寸變小時(shí)，F(xiàn)inFET柵極就無(wú)法完全關(guān)閉電流。即使晶體管處于“關(guān)閉”狀態(tài)，電子仍會(huì)繼續(xù)滲入通道，不但浪費(fèi)電能，而且還會(huì)產(chǎn)生熱量。

納米級(jí)芯片晶體管用堆疊的水平硅片取代了FinFET的鰭形通道，每個(gè)硅片都被柵極材料完全包圍（圖2）。這種全方位的柵極覆蓋（四面而不是三面）能更好地防止靜電產(chǎn)生，并使晶體管在處于“關(guān)閉”狀態(tài)時(shí)，最小化電子泄漏。

圖2  透射電子顯微照片顯示了一排IBM的2 nm堆疊納米級(jí)芯片晶體管。每個(gè)晶體管都有三個(gè)被柵極材料包圍的納米級(jí)芯片。來(lái)源：IBM Research，經(jīng)許可。

納米級(jí)芯片還為設(shè)計(jì)提供了更大的靈活空間，讓芯片制造商能夠通過(guò)調(diào)整芯片的寬度來(lái)微調(diào)晶體管的性能和功耗（較寬的芯片通過(guò)的電流大，切換速度更快；較窄的芯片能限制電流和降低能耗）。相比之下，在FinFET中，鰭的尺寸是固定的，因此設(shè)計(jì)師只能通過(guò)改變鰭的數(shù)量進(jìn)行粗粒度調(diào)整。

納米級(jí)芯片的研發(fā)工作已歷時(shí)多年。2017年，IBM研究院展示了這項(xiàng)技術(shù)的可行性，該公司稱，工作中納米級(jí)芯片晶體管可縮放至5 nm。IBM最新的納米級(jí)芯片進(jìn)一步鞏固了這項(xiàng)技術(shù)。2 nm芯片上的晶體管密度比目前最前沿的7 nm芯片上的晶體管密度高出好幾代，而且遠(yuǎn)遠(yuǎn)超過(guò)了FinFET要求的極限。對(duì)于FinFET來(lái)說(shuō)，3 nm以下尺寸的芯片是不切實(shí)際的。請(qǐng)注意，“7 nm”“5 nm”“3 nm”并非對(duì)芯片特性的精確測(cè)量值，而是這個(gè)行業(yè)對(duì)半導(dǎo)體工藝發(fā)展等級(jí)（節(jié)點(diǎn)）的簡(jiǎn)稱，每一個(gè)后續(xù)節(jié)點(diǎn)的晶體管密度大約是前一個(gè)節(jié)點(diǎn)的兩倍。

IBM聲稱，其2 nm納米級(jí)芯片技術(shù)可以讓500億個(gè)晶體管擠在一個(gè)150 mm² （約為指甲蓋大小）的芯片上；與最前沿的7 nm芯片相比，它的性能將提高45%，功耗將降低75%。

IBM研究院云計(jì)算中心的副總裁Mukesh Kahre說(shuō)道：“我們預(yù)計(jì)2 nm技術(shù)將于2024年年底投產(chǎn)。” IBM不會(huì)自己生產(chǎn)芯片，該公司已在2014年停止生產(chǎn)半導(dǎo)體，而是準(zhǔn)備與制造業(yè)伙伴合作，將這項(xiàng)技術(shù)商業(yè)化。美國(guó)加利福尼亞州圣何塞市半導(dǎo)體市場(chǎng)研究公司VLSI Research的首席執(zhí)行官Dan Hutcheson說(shuō)道：“在制造實(shí)用的2 nm測(cè)試芯片方面，IBM已經(jīng)完成了最難的部分?，F(xiàn)在我們面臨的挑戰(zhàn)是如何實(shí)現(xiàn)高產(chǎn)以及持續(xù)高產(chǎn)?！?/p>

Kahre表示，基于IBM納米級(jí)芯片技術(shù)的芯片可能會(huì)被應(yīng)用于各種類型的系統(tǒng)，從手持移動(dòng)設(shè)備到高端服務(wù)器等。經(jīng)過(guò)性能優(yōu)化的2 nm芯片可以大大提高人工智能、自動(dòng)駕駛汽車和機(jī)器學(xué)習(xí)等需要進(jìn)行密集型處理的應(yīng)用程序的處理效率，而低功耗版本則可以延長(zhǎng)移動(dòng)系統(tǒng)中電池的壽命，并減少數(shù)據(jù)中心的碳足跡。IBM很可能成為首批使用新型芯片的客戶，并將其用于企業(yè)服務(wù)器的Power系列產(chǎn)品。

IBM并非唯一一家開展納米級(jí)芯片研究的公司，三大半導(dǎo)體制造商都將這項(xiàng)技術(shù)列入了他們的發(fā)展藍(lán)圖。三星公司計(jì)劃最快于2022年在3 nm芯片上使用其自主研發(fā)的納米級(jí)芯片晶體管，即所謂的多橋通道場(chǎng)效應(yīng)電子晶體管（MBCFET），而英特爾公司計(jì)劃于2024年前推出其自主研發(fā)的“RibbonFET”納米級(jí)芯片。據(jù)報(bào)道，中國(guó)臺(tái)灣省積體電路制造股份有限公司（TSMC）將繼續(xù)使用3 nm的FinFET，然后過(guò)渡到2 nm的納米級(jí)芯片。

芯片制造商在納米級(jí)芯片發(fā)展的浪潮中能走多遠(yuǎn)？Hutcheson認(rèn)為，這項(xiàng)技術(shù)將會(huì)帶來(lái)持久的影響，因?yàn)樗鼮樾酒O(shè)計(jì)開辟了一個(gè)新領(lǐng)域。他說(shuō)道：“現(xiàn)在你可以將晶體管垂直放置了。你不僅可以將納米級(jí)芯片堆疊在一起創(chuàng)建單個(gè)的晶體管，還可以將晶體管堆疊在一起?！边@是因?yàn)?，在納米級(jí)芯片晶體管中，通道和其他元素是一層一層堆疊在硅基板上的。添加更多晶體管意味著堆疊更多層，就像在建筑物頂上再建一層。而在FinFET中，鰭形通道是從硅基板上切割出來(lái)的，因此晶體管被限制在“底層”，導(dǎo)致無(wú)法添加更多層。

英特爾公司已經(jīng)演示了多晶體管疊加的過(guò)程，即使用納米級(jí)芯片技術(shù)在P型金屬氧化物半導(dǎo)體（PMOS）晶體管上搭載一個(gè)N型金屬氧化物半導(dǎo)體（NMOS）晶體管。在傳統(tǒng)設(shè)計(jì)中，這兩種類型晶體管共同構(gòu)成互補(bǔ)的金屬氧化物半導(dǎo)體（CMOS）電路（芯片的基本組成部分），并排放置。通過(guò)將其堆疊放置，設(shè)計(jì)師可以將其原本占用的空間分成兩半。這種向上堆疊而非向外擴(kuò)展以節(jié)省空間的做法可能會(huì)為半導(dǎo)體技術(shù)帶來(lái)深遠(yuǎn)影響。

Hutcheson說(shuō)道：“即使不縮小晶體管，密度仍然可以增加。這是一項(xiàng)足以'改變游戲規(guī)則’的技術(shù)。它提供了一種即使在核心技術(shù)遇到尺寸限制后也可以繼續(xù)增加晶體管數(shù)量的方法。這是一種全新的提高邏輯半導(dǎo)體密度的方法。這就是我認(rèn)為摩爾定律還可以繼續(xù)適用10~20年的原因。”

人們對(duì)摩爾定律適用性的質(zhì)疑可能已暫緩，但密度不可能永遠(yuǎn)持續(xù)增加。電路設(shè)計(jì)師只能在一個(gè)有限的空間內(nèi)封裝這些數(shù)量的晶體管。而研究人員卻絲毫沒(méi)有氣餒。相反，他們正在探索其他方法來(lái)提高芯片性能和節(jié)省電力。例如，del Alamo及其在麻省理工學(xué)院的團(tuán)隊(duì)正在研究是否可以用砷化銦鎵（InGaAs）等新材料替代傳統(tǒng)上用于制造晶體管通道的硅。他說(shuō)道：“這種化合物能讓電子移動(dòng)得更快，在其他條件相同的情況下，使用這種化合物可以獲得更大的電流和更高的性能；或者相反，可以降低電壓并降低功耗。但是，正如你想象的那樣，使用這種化合物的同時(shí)也會(huì)出現(xiàn)許多新的挑戰(zhàn)。”

改編原文：

Robert Pollie.Nanosheet Chips Poised to Rescue Moore’s Law[J].Engineering，2021，7(12):1655-1656.

本文來(lái)自微信公眾號(hào)：中國(guó)工程院院刊 （ID：CAE-Engineering），作者：Robert Pollie