描述

FPGA的優(yōu)勢有以下方面：

通信高速接口設(shè)計。FPGA可以用來做高速信號處理，一般如果AD采樣率高，數(shù)據(jù)速率高，這時就需要FPGA對數(shù)據(jù)進(jìn)行處理，比如對數(shù)據(jù)進(jìn)行抽取濾波，降低數(shù)據(jù)速率，使信號容易處理，傳輸，存儲。

數(shù)字信號處理。包括圖像處理，雷達(dá)信號處理，醫(yī)學(xué)信號處理等。優(yōu)勢是實時性好，用面積換速度，比CPU快的多。更大的并行度。這個主要是通過并發(fā)和流水兩種技術(shù)實現(xiàn)。并發(fā)是指重復(fù)分配計算資源，使得多個模塊之間可以同時獨立進(jìn)行計算。

FPGA的并發(fā)可以在不同邏輯功能之間進(jìn)行，而不局限于同時執(zhí)行相同的功能。流水是通過將任務(wù)分段，段與段之間同時執(zhí)行。其實這一點和CPU相似，只是CPU是指令間的流水而FPGA是任務(wù)間流水或者我們可以說是線程間流水。

利用硬件并行的優(yōu)勢，F(xiàn)PGA打破了順序執(zhí)行的模式，在每個時鐘周期內(nèi)完成更多的處理任務(wù)，超越了數(shù)字信號處理器（DSP）的運算能力。

總的來說，F(xiàn)PGA與DSP的區(qū)別主要是對處理數(shù)據(jù)速率的區(qū)別：

DSP適用于系統(tǒng)較低取樣速率、低數(shù)據(jù)率、多條件操作、處理復(fù)雜的多算法任務(wù)、使用C語言編程、系統(tǒng)使用浮點。適合于較低采樣速率下多條件進(jìn)程、特別是復(fù)雜的多算法任務(wù)。FPAG適用于系統(tǒng)高速取樣速率、高數(shù)據(jù)率、框圖方式編程、處理任務(wù)固定或重復(fù)、使用定點。） 、適合于高速采樣頻率下，特別是任務(wù)比較固定或重復(fù)的情況以及試制樣機、系統(tǒng)開發(fā)的場合。

現(xiàn)在常用的軟件無線電平臺就是利用FPGA+DSP+ARM的結(jié)構(gòu)，F(xiàn)PGA主要對高速數(shù)據(jù)進(jìn)行預(yù)處理，降低數(shù)據(jù)的速率，然后將數(shù)據(jù)送給DSP，去實現(xiàn)復(fù)雜的算法，ARM主要用來做顯示控制。