半導(dǎo)體論壇上頻頻出現(xiàn)高速Serdes的主題，成為各大專場的熱點(diǎn)名詞，我們從技術(shù)發(fā)展和行業(yè)應(yīng)用的角度來討論一下，Serdes技術(shù)為什么這么重要！

半導(dǎo)體技術(shù)的發(fā)展點(diǎn)亮了一個新的數(shù)字時代，5G通信，自動駕駛，人工智能，大數(shù)據(jù)存儲，云計算，高性能圖像媒體處理，萬物互聯(lián)，摩爾定律新延續(xù)等等熱點(diǎn)應(yīng)用，創(chuàng)造了一場翻天覆地信息技術(shù)革命，而這些應(yīng)用在不斷的攀登速率的最高峰時，始終離不開最基本的數(shù)據(jù)傳輸技術(shù)。

為了滿足這些大數(shù)據(jù)，高效，高性能計算所需要的高速數(shù)據(jù)，一些高速的接口應(yīng)運(yùn)而生，在我們熟悉的PCI Express,USB3.0,XAUI萬兆以太網(wǎng)，SATA，DP，RAPID IO，HBM這些高速接口的底層都是基于Serdes技術(shù)，那讓我們從Serdes的視角來看深入淺出揭開這些熱點(diǎn)技術(shù)的面紗。

在計算機(jī)通信領(lǐng)域的上世紀(jì)八十年代，數(shù)據(jù)傳輸以串行為主的，它有簡單，成本低廉的優(yōu)勢，比如UART 20Kbps, SPI 1Mbps左右，后來在一些總線通信中，逐漸改為并口通信，比如我們常見的MII接口可以達(dá)到100Mbps左右。

串行通信

并行通信

并行接口，多根信號同時傳輸數(shù)據(jù)，在當(dāng)時有效的提高了整體的數(shù)據(jù)傳輸效率，如早期的以太網(wǎng)MII，PCI總線技術(shù)，以及最普遍的DDR內(nèi)存通信技術(shù)。

隨著應(yīng)用技術(shù)對速率的渴望越來越高，百M(fèi)bps級別的傳輸率以及難以滿足各種需求，比如5G的高速通信，高分辨率的圖像處理，顯卡的數(shù)據(jù)應(yīng)用，高性能的計算和服務(wù)器，這些應(yīng)用動輒要求Gbps,GTs級別的速率，并口發(fā)展遇到的嚴(yán)重的瓶頸。

系統(tǒng)同步和源同步時鐘的并行通信

隨著速率增加信號的眼圖逐漸模糊

對于并行通信，我們需要考慮時鐘傾斜和抖動引起的信號衰減，舉個簡單的例子，10個人并排走，速度越快，就越難以對齊并排，在術(shù)語上為Clock skew。

Clock Skew

Jitter

隨著并行速率的增加，時鐘抖動的影響越來越嚴(yán)重，示波器的眼圖可以看到最后波形疊加十分嚴(yán)重，接收端已經(jīng)完全無法識別有效的信號了，并行的發(fā)展瓶頸主要如下： 

 ·兩個芯片間的時鐘傳播延時（clock skew） 

 ·并行數(shù)據(jù)各個 bit 的傳播延時 （data skew） 

 · 時鐘的和數(shù)據(jù)的傳播延時不一致（skew between data and clock） 

 · 多根同步信號在高速率時會發(fā)生串?dāng)_(共模傳輸，差模傳輸，靜態(tài)傳輸)，而且繁多的信號很難在PCB并行通信的PCB布線，要求等長，線寬間距一致，layout的成本和難度很高，外部的連線也受到嚴(yán)重的限制，整個系統(tǒng)硬件成本高昂，系統(tǒng)的穩(wěn)定性很難提高，舉個例子，比如32個人并排向前走，速度越快，越容易互相踩踏。

總之，并行數(shù)據(jù)很難做到很高的傳輸效率，成本也越來越高昂，理解了上面skew的概念，我們來做一個小的計算來理解。

在經(jīng)歷了并行技術(shù)的嚴(yán)重的瓶頸，通信領(lǐng)域的工程師又回過頭來想起了串行技術(shù)的好，與并行技術(shù)對比，串行技術(shù)有以下的好處:  

 ·IO的占用少

 ·布線簡單

 ·沒有信號間的串?dāng)_

 ·系統(tǒng)的硬件成本低

有讀者會問，通信領(lǐng)域最早就是串行通信，為何發(fā)展到并行通信后，又重新發(fā)展起來串行通信呢？那是因為近幾年一些關(guān)鍵的技術(shù)發(fā)展，幫助串行通信突破了原有舊架構(gòu)上的瓶頸。

Serdes功能框圖

我們先從Serdes的基本功能來理解，SERDES是英文SERializer(串行器)/DESerializer(解串器)的簡稱 ，它包含了串化/解串器，均衡，F(xiàn)IFO，差分通道，編碼器等主要功能模塊。

幾項關(guān)鍵的Serdes技術(shù)促進(jìn)了串行通信效率的大幅度提高，以下我們重點(diǎn)分析：

·差分通信（differential signaling）

與傳統(tǒng)的單端通信不同，差分信號由一對相反信號組成，接收端以兩者的絕對值來判斷信號，這樣差分信號在傳輸過程中，即時受到干擾，也是同一方向上的，兩者的絕對值并沒有變化，保持了傳輸信號的完整性。現(xiàn)在最新的接口技術(shù)如以太網(wǎng)，LVDS,MIPI,HDMI等都是采用了差分通信技術(shù)。

·時鐘恢復(fù) CDR（Clock Data Recovery）

簡單來講，CDR技術(shù)就是把時鐘信號和數(shù)據(jù)信號打包在一個信號里發(fā)送，在接收端再解包，所以沒有clock線了，也就沒有clock skew了，也不存在時鐘與數(shù)據(jù)的skew了，在上文的計算公式里一下就少了200ps的延遲了，這個于早期的源同步時鐘和系統(tǒng)同步時鐘相比是一個巨大的進(jìn)步，CDR技術(shù)也稱為自同步技術(shù)，因為這個技術(shù)早期并沒有，所以限制了當(dāng)時串行通信的發(fā)展。

·均衡技術(shù)（Channel Equalization，Eq）

現(xiàn)實(shí)的信號傳輸通道(芯片封裝，PCB走線和線纜)存在趨膚效應(yīng)和介質(zhì)不均勻，造成寄生電容和阻抗，導(dǎo)致數(shù)據(jù)傳輸在高頻時有嚴(yán)重的衰減。

信號在 10^8HZ 開始嚴(yán)重的衰減

在 28Gbps 信號能量衰減 30db，電壓幅度只剩 3%

為了應(yīng)對高頻信號的衰減，Serdes技術(shù)在接受端和發(fā)送端都有通道均衡Equalization，原理是根據(jù)信號眼圖的衰減頻率，在特定頻率提高信號的強(qiáng)度，抵消衰減幅額。以下的圖我們對比了均衡的前后的眼圖。

發(fā)送端波形

沒開均衡的接受眼圖

打開均衡的接收眼圖

沒開均衡   與   開均衡后

·PCS(Protocol code sublayer)層編解碼技術(shù)

編碼技術(shù)將的原始數(shù)據(jù)插入輔助編碼，提供時鐘修正、塊同步、通道綁定和將帶寬劃等功能8b/10b編碼是最常用的一種，由IBM開發(fā)已經(jīng)被廣泛采用。8b/10b編碼機(jī)制是Infiniband，千兆位以太網(wǎng)， FiberChannel以及XAUI 10G以太網(wǎng)接口采用的編碼機(jī)制。它是一種數(shù)值查找類型的編碼機(jī)制，可將8位的字轉(zhuǎn)化為10位符號。這些符號可以保證有足夠的跳變用于時鐘恢復(fù)。 

連續(xù)的0或者1的情況出現(xiàn)，否則容易導(dǎo)致很長時間沒有信號跳變而丟失同步信息， 8B/10B編解碼電路提高了線路良好的信號穩(wěn)定性。

針對其他的接口應(yīng)用，還有4B/5B與64B/66B等編解碼技術(shù)，大原理是一樣的，就是插入輔助編碼，提高信號鏈路的穩(wěn)定性。

·高速 SerDes 技術(shù)和各種接口的關(guān)系

隨著差分通信，時鐘恢復(fù)，均衡，編碼等幾個新技術(shù)的實(shí)現(xiàn)，串行通信這顆老樹又迎來了新的春天，現(xiàn)在最新的Serdes已經(jīng)達(dá)到了112Gbps的傳輸速率，為數(shù)字時代通信的高速應(yīng)用，如大數(shù)據(jù)存儲，5G通信，云計算，圖形游戲AI，自動駕駛，打下了堅實(shí)的基礎(chǔ)！

→ PMA - Physical media attachment

   差分通道，均衡器，串行/解串器

→ PCS - Protocol code sublayer (針對特定的協(xié)議如PCIE,USB3.0,SATA等進(jìn)行編碼)

   8b/10b編碼解碼，F(xiàn)IFO 

經(jīng)過以上的分析，大家對這幾個技術(shù)名稱應(yīng)該有更深一步的認(rèn)識，在各種我們熟知的高速接口中，PCI Express,USB3.0,XAUI萬兆以太網(wǎng)，SATA，DP，RAPID IO，HBM這些高速接口的底層都是基于Serdes技術(shù)。

在接口的模型MAC+PCS+PMA的結(jié)構(gòu)，PCS協(xié)議層會針對不同的PCIE,USB3.0,XAUI等高速接口，進(jìn)行差異化編碼，PMA層基本保持一樣，可以說Serdes技術(shù)是接口技術(shù)科技數(shù)的主干。

高速Serdes決定了諸多接口技術(shù)的發(fā)展，所以各大芯片廠商紛紛推出自己的Serdes技術(shù)方案，像Intel，Xilinx，Lattice，TI，NXP，聯(lián)發(fā)科，海思等都推出了成熟的Serdes方案了。

瑞芯微，展銳，全志等在國內(nèi)IP供應(yīng)商的幫助下也做出很出色的Serdes接口。 

各個芯片廠商對自家的Serdes接口并沒有公開技術(shù)的來源，或者是自己設(shè)計的，或者是獲得第三方授權(quán)的，我們從IP供應(yīng)商的方向來看看Serdes IP供應(yīng)的狀況。

在第一梯隊的Cadence,Synopsys,Rambus都是美國廠商，最高做到112Gbps的Serdes 多協(xié)議Phy。

貿(mào)易戰(zhàn)的愈演愈烈的今天，關(guān)乎中國信息技術(shù)的自主安全，所有的中國半導(dǎo)體人都不能置身事外，芯片技術(shù)本土化戰(zhàn)略已經(jīng)初現(xiàn)崢嶸，風(fēng)口上國產(chǎn)化的IP廠商們正在奮起直追這些老牌IP廠商。

筆者最近參加了上海國產(chǎn)IP技術(shù)峰會和蘇州ICDIA集成電路峰會，仔細(xì)學(xué)習(xí)了各個主題演講，其中頻頻出現(xiàn)Serdes的關(guān)鍵詞，展現(xiàn)了國產(chǎn)IP廠商在Serdes技術(shù)上的努力和突破，在國外第一梯隊的包圍下硬是殺出一條路，從模仿到自主創(chuàng)新，從本土再到海外，我聽的最好的消息是以芯動科技為首的本土IP廠商很快就要突破112Gbps的Serdes技術(shù)。

其實(shí)剛聽到這個消息我還是有些驚訝的，印象中國中本土IP廠商的Serdes方案比較少，集中在5~8Gbps左右,且集中40nm的老工藝。

芯動科技很早就推出了32Gbps Serdes，并且實(shí)現(xiàn)了最高5nm的設(shè)計實(shí)現(xiàn)，這個是國產(chǎn)IP市場上的一個亮點(diǎn)，我在會上特地找芯動的Serdes專家了解一下他們的發(fā)展思路。

交談中獲悉，在國外IP占市場優(yōu)勢的情況下，國產(chǎn)IP在追趕國外的先進(jìn)標(biāo)準(zhǔn)過程中需要持續(xù)投入巨大的人力和財力，特別是高速Serdes，工藝尖端的受眾客戶比較少，從Synopsys和cadence手中搶單無異于虎口奪食，這種情況下，敢于投入正面硬剛的國產(chǎn)IP廠商就比較少了。

芯動科技早在貿(mào)易戰(zhàn)開打前就已經(jīng)排兵布局，投入了大量的技術(shù)人才和資金迭代技術(shù)，在中國啟動半導(dǎo)體技術(shù)本土化戰(zhàn)略時，芯動科技立刻成為國產(chǎn)化IP里最耀眼的新星，這不得不讓人佩服芯動科技領(lǐng)導(dǎo)人的眼光和執(zhí)行力。

芯動成立于2006年，是老牌的IP技術(shù)廠商，在多個領(lǐng)域做到全球第一梯隊，IP種類涵蓋了高性能計算平臺，多媒體終端/汽車電子平臺，IoT物聯(lián)網(wǎng)平臺等。換而言之，芯動科技進(jìn)入市場早，技術(shù)累積早，IP質(zhì)量穩(wěn)定，獲得市場的認(rèn)可，獲得盈利后再投入新的技術(shù)升級，十多年的技術(shù)迭代，腳踏實(shí)地拿下最高5nm的設(shè)計高地，112Gbps的速度巔峰，這并不是資本市場的新公司靠砸錢就能短時間內(nèi)堆出來的。

IP技術(shù)需要不斷的累積，技術(shù)迭代，才能更加的穩(wěn)定，芯動有超過200+次的流片記錄，50億顆授權(quán)量產(chǎn)芯片，超過10億顆的高端定制soc量產(chǎn)，先進(jìn)工藝到5nm,7nm等。 

做過芯片設(shè)計的工程師才知道這些數(shù)字有多么不易，每次流片前，多少個日日夜夜檢查驗證，生怕出點(diǎn)什么小差錯，花了大幾百萬美金做出來的芯片成板磚，行業(yè)里流片失敗的慘案簡直不要太多，這個我就不一一列舉了，大家自己搜索。

從這個層面上，我理解了大量客戶采用芯動IP的原因，芯動的IP有大量的流片驗證經(jīng)驗，可以降低風(fēng)險，加速芯片的流片進(jìn)度。硅驗證的IP是廣大的流片的設(shè)計工程師的定心丸，特別是先進(jìn)工藝IP，風(fēng)險極高，一不小心就流片失敗翻車。

我仔細(xì)翻看國產(chǎn)IP的廠商Serdes方案，發(fā)現(xiàn)芯動科技不僅在速率上，在各種接口標(biāo)準(zhǔn)種類，硅驗證覆蓋率，等一些重要指標(biāo)上早已經(jīng)遙遙領(lǐng)先。

基于Serdes的高速接口包含PCIE5 32Gbps,PCIE4/3/2,USB3.1/3.0,SATA,XAUI,SATA,RapidIO,CXL2.0。

這些高速接口，為5G通信，自動駕駛，人工智能，大數(shù)據(jù)存儲，云計算，高性能圖像媒體處理，萬物互聯(lián)等應(yīng)用，打通了國產(chǎn)信息化高速公路！

其中一個叫Innolink的產(chǎn)品引起了很多技術(shù)專家的興趣，該方案分為片內(nèi)，板上，板外提供了3套連接方案，如以下的圖所示，我做了個歸類：

3種連接方案

主要包含 Chiplet die-to-die (D2D), chip-to-chip (C2C), board-to-board (B2B) 和package-to-package (P2P)等多種連接需求，芯動科技布局早，涵蓋了廣泛的應(yīng)用，其中D2D的Chiplet技術(shù)更是現(xiàn)在摩爾定律延續(xù)的新技術(shù)，限于篇幅限制，我再另寫文章介紹。我理解的是芯動15年來一直在做接口IP，有豐富的技術(shù)儲備和應(yīng)用經(jīng)驗，所以在Serdes技術(shù)的基礎(chǔ)上，開發(fā)了這套Innolink連接技術(shù)，業(yè)界很多專家也對這套IP的量產(chǎn)感興趣，筆者會保持對芯動的關(guān)注。

筆者最新獲悉，芯動最近發(fā)布了中國首款先進(jìn)高性能的GPU：風(fēng)華一號系列。

芯動的GPU應(yīng)用了Innolink的技術(shù)，該GPU分為A卡和B卡，其中的B卡即是2顆GPU芯片連接組合而成的，低延時的擴(kuò)展算力和帶寬給高性能計算，云應(yīng)用帶來無限的想象空間，這種黑科技芯動自己家先用上了，Innolink隨著GPU量產(chǎn)背后的意義不言自明，關(guān)于GPU的內(nèi)容太多，筆者將另起篇章。

從IP的目錄和量產(chǎn)記錄，工藝節(jié)點(diǎn)的覆蓋上，芯動已經(jīng)是本土市場遙遙領(lǐng)先了，順利成章的完成了技術(shù)的積累，為Serdes技術(shù)的發(fā)展打下了基礎(chǔ)，實(shí)現(xiàn)了技術(shù)迭代，獲得了國產(chǎn)化風(fēng)口的新機(jī)遇，這是時代給予廣大芯片企業(yè)的機(jī)會，也是芯動能抓住這個風(fēng)口的原因！

另外芯動的56Gbps Serdes馬上也要發(fā)布了，最新的112Gbps也已經(jīng)計劃在2022年初流片了，我們期待芯動的高速serdes IP很快應(yīng)用到各種數(shù)字設(shè)備中點(diǎn)亮新的通信時代。

本文淺析了從串口到并口，再發(fā)展到高速Serdes技術(shù)發(fā)展過程，以及現(xiàn)在Serdes的IP廠商現(xiàn)狀。在貿(mào)易戰(zhàn)愈演愈烈的今天，每個半導(dǎo)體人都在深深思考技術(shù)自主發(fā)展的問題，國家層面上也發(fā)起了多項政策支持芯片的本土化發(fā)展。

本土的芯片公司和IP廠商一起努力，已經(jīng)在很多技術(shù)節(jié)點(diǎn)逐漸的打破封鎖，取得的耀眼的成績，我們每個半導(dǎo)體人都拭目以待芯片的本土化的創(chuàng)新發(fā)展！

本文內(nèi)容僅代表作者觀點(diǎn)，不代表平臺觀點(diǎn)。

如有任何異議，歡迎聯(lián)系我們。

2021年的第一場雪！英特爾2020年Q4財報解讀

科普：數(shù)字IC設(shè)計中的ECO是什么？

博文速遞：Physical Design Inputs

GPU基本處理流程