|
據(jù)Sam Zeloof介紹，為了打造自己的芯片工廠，自 2016 年 10 月以來，就一直在積累相關設備。2017年家庭芯片工廠初步建成。  家庭芯片工廠 隨后Sam Zeloof開始了集成電路的設計與制造研究，先從FET器件做起，然后在2018年高三器件做出了第一個第一個自制集成電路—Z1放大器。Z1 有 6 個晶體管，是開發(fā)所有工藝和設備的絕佳測試芯片。 制造NMOS管 現(xiàn)在Sam Zeloof已經(jīng)是一名大四學生，對于硅工藝有一些更多的認識與改進。在此基礎上，Sam 做出了Z2芯片，該芯片 有 100 個晶體管，采用 10μm多晶硅柵極工藝——與英特爾的第一款處理器技術相同。Sam介紹，該芯片是一個簡單的 10×10 晶體管陣列，用于測試、表征和調整過程，但這是向更先進的 DIY 計算機芯片邁出的一大步。Intel 4004 有 2,200 個晶體管，Sam表示已經(jīng)在同一塊硅片上制造出 1,200 個晶體管。 在作者的博客上（http://sam.)詳細介紹了家庭芯片工廠諸多細節(jié)，以及各款芯片的設計制造過程。 今天，我們?yōu)榇蠹曳窒硪幌伦髡咴?018年高三期間設計和制作第一款集成電路的詳細過程及方法。 前言 我很高興地宣布第一個自制集成電路的細節(jié)，并分享這個項目在過去一年里帶給我的旅程。我希望我的成功能激勵他人并幫助開啟家用芯片制造的革命。當我開始這個項目時，我不知道自己進入了什么領域，但最終我在物理、化學、光學、電子學和許多其他領域學到的東西比我想象的要多。 設計 我設計Z1放大器是為了尋找一個簡單的芯片來測試和調整我的工藝。在MagicVLSI中完成了4個掩模的PMOS工藝（有源/摻雜區(qū)、柵極氧化物、接觸窗口和頂部金屬）的布局。就避免離子污染而言，PMOS 比 NMOS 更具優(yōu)勢，這使其能夠在車庫中制造。掩模被設計成16:9的長寬比，便于投影光刻。
最初的芯片柵極尺寸約為 175μm（目前FET 柵極長度（特征尺寸）已減小到 <5μm，（1975 技術水平），從而提高了器件性能。），每個放大器部分（中間和右側）包含 3 個晶體管（2 個用于長尾差分對，一個用作電流源/負載電阻器），這意味著 IC 上總共有 6 個 FET。IC 的左側部分包含電阻器、電容器、二極管和其他用于表征制造過程的測試功能。差分對的每個節(jié)點都連接到引線框架上的一個單獨引腳，因此可以對其進行分析，并可以根據(jù)需要添加外部偏置。  制造 制造這種芯片需要66個獨立的制造步驟，整個過程大約需要12個小時。制程良率可高達80%。 家用芯片制造化學工作臺如下圖所示，基本上包括制造 IC 所需的一切，除了真空室和光刻設備。 在水蒸氣環(huán)境中（濕式氧化），現(xiàn)場的氧化物被熱增長到5000-8000?的厚度。人們可以考慮在此步驟中把去離子水與百分之幾的鹽酸混合。氯化物原子有助于獲取和固定離子污染物，據(jù)說還能使生長率提高5-7%。再加上我正在制造PMOS器件而不是NMOS，這些都給污染控制帶來了巨大的優(yōu)勢，并允許在車庫里制造出性能良好的器件。 光刻工藝細節(jié) 有源區(qū)掩模用我的Mark IV 無掩模光刻步進機在 365nm UV 下曝光， 圖案在 TMAH 或 KOH 溶液中顯影，具體取決于抗蝕劑。
然后對柵氧化層和接觸層重復上述構圖步驟兩次。柵極氧化物必須比場氧化物薄得多（<~750?），因此源極/漏極之間的區(qū)域被蝕刻掉，并且在那里生長更薄的氧化物。然后，由于整個晶片在摻雜步驟中已被氧化，因此必須蝕刻金屬層的接觸窗以與源/漏摻雜區(qū)連接。
測試 2018年時我還沒有焊線機，所以當時我的測試僅限于用鋒利的鑷子手動探測晶圓或使用倒裝芯片板（難以對齊）將其連接到曲線跟蹤器。還對差分放大器進行了經(jīng)驗在線測試以驗證操作。
二極管IV曲線
PMOS Id / Vds 曲線 正如您在上面的 PMOS FET Id 與 Vds 曲線中所見，芯片之間存在大量差異，同一天制造的器件可能具有截然不同的特性。以-1V Vgs 增量進行 5 條跡線需要大約 -8V 的體/襯底偏置來克服固定電荷（柵極下捕獲的正雜質離子）和柵極區(qū)域中的晶格缺陷，并產(chǎn)生預期的圖形。 該芯片還可以連接為 3 級環(huán)形振蕩器，這是對新 IC 制造工藝的經(jīng)典測試：
通過探測或引線鍵合，可以輕松且可重復地測試芯片。
還可以演示開關和差分放大器特性。右側的軌跡顯示了配置為全差分放大器的芯片輸出，將 1kHz 和 50kHz 正弦波混合（相加/相減）在一起。
要測試的最后一個特性是低泄漏、完全絕緣的柵極，這是真正MOSFET 操作的主要要求之一。如您所見，我能夠為器件的柵極充電并通過我的指尖通過高阻抗連接將其打開，并且FET 的 1, 0 狀態(tài)由于電荷留在柵極上而“鎖定” FET 并且沒有消散路徑。  很久以前，一些放大器受到"爆米花 "或爆裂噪聲的困擾，人們認為這是由半導體內部缺陷的隨機事件引起的。這表現(xiàn)為輸出中巨大的階躍脈沖變化，由于材料純度和加工清潔度的提高，在現(xiàn)代集成電路中幾乎已經(jīng)消除了。然而，我做的一些器件表現(xiàn)出大量的爆米花噪聲，如下圖視頻所示（差分對中的噪聲在范圍上被放大，零輸入產(chǎn)生數(shù)百毫伏的輸出）。關于這種類型的噪聲，我最喜歡的一句話是一位工程師在提到MAX9776時說的："你可以用青蛙腿和秒表來測量它。"我的顯然屬于這種類型... |
|
|
來自： 畢杰lb7q1kq7pr > 《待分類》
