2018年7月23-25日，美國國防先期研究計劃局（DARPA）為“電子復興”（ERI）計劃召開了首次年度峰會，在會上，DARPA公布了2017年9月首批啟動的6個項目的承研方。

DARPA于2017年6月提出ERI計劃，是一個歷時5年，總投資15億美元的研究計劃，目標是不再依賴摩爾定律的“等比例微縮”道路，繼續(xù)推進電子器件性能的大幅提升，滿足國防部需求的同時推動半導體產業(yè)發(fā)展。首批啟動6個項目的具體情況詳見與此，年度峰會的更多信息參見于此。該項目由DARPA微系統(tǒng)技術辦公室主任William Chappell親自掛帥。

圖 ERI計劃首批啟動的6個項目

項目目標是通過人工智能使模擬信號處理方式所能實現(xiàn)的計算性能和能效與現(xiàn)有數(shù)字方法相比能大幅提升。項目將尋求超越傳統(tǒng)馮·諾依曼計算架構的創(chuàng)新，核心是利用新材料特性和集成技術，減少數(shù)據(jù)處理電路中移動數(shù)據(jù)的需求。研究出的新計算拓撲架構將用于數(shù)據(jù)存儲的處理，這從本質上與傳統(tǒng)數(shù)字邏輯處理器不同，最終帶來計算性能的顯著增加。

美國應用材料公司作為FRANC項目研究領域之一的主承研方，將和ARM及Symetrix合作，研發(fā)基于關聯(lián)電子隨機存取存儲器（CeRAM）的神經形態(tài)開關，這種存儲器可使數(shù)據(jù)在同一材料中進行存儲和處理，該神經形態(tài)開關能夠模擬人腦工作方式，實現(xiàn)性能和能效的大幅改進。

此外，在FRANC項目下，DARPA將與格羅方德就MRAM和未來存儲器展開合作；Ferric、HRL等將牽頭與加州大學洛杉磯分校、明尼蘇達大學和伊利諾伊州大學展開合作，尋找更多新材料和器件帶來嵌入式非易失性存儲器性能10倍的提升。

應用材料公司新市場和聯(lián)盟高級副總裁Steve Ghanayem說：“該項目完美展示了如何通過研發(fā)材料和架構支持新方式來加速人工智能應用。應用材料公司在材料工程能力上有產業(yè)界最廣的產品線，并且很興奮能夠成為實現(xiàn)人工智能突破性研究團隊的一份子?！?/span>

應用材料公司主席和CEO Gary Dickerson在ERI年度峰會上發(fā)表了主旨演講，強調了人工智能時代材料創(chuàng)新的需求，以及呼吁更高層次產業(yè)合作來加速材料工程、設計和制造方面的進展。應用材料公司是材料工程解決方案的研發(fā)者，這些材料用于幾乎每個新芯片和先進顯示器中。

項目總體目標是經過3.5年時間開發(fā)出3D單片集成技術，實現(xiàn)邏輯、存儲和輸入/輸出等組成單元的有效封裝，使SoC的性能可與7納米2D CMOS技術相比，每功耗性能提升超過50倍。

美國Skywater公司作為3DSoC項目研究領域之一的主承研方，將同來自MIT和Stanford的研究人員合作，找出可在低溫90nm工藝中集成阻變隨機存儲器（RAM）和碳納米管等全新材料的方式，展示如何定義單片3D能力，實現(xiàn)使用90nm工藝提供7nm芯片能效的能力。Skywater公司此前收購了Cypress在明尼蘇達州的代工廠。

該項目是一個很好地展示DARPA如何提升美國本土芯片制造能力的例子。Chappell說：“美國有比全球任何地方都多的14nm代工廠，但我們并未與其建立充分的合作關系……我們目標是接近這些公司的代工廠，如Micron、On、TI、三星（設在Austin的代工廠）等?！?Chappell表示，DARPA有多重方法能夠認證可信聯(lián)邦供應商，包括臺灣地區(qū)臺積電（TSMC）公司等代工廠。

項目目標是創(chuàng)建一個運行時間可重配置的硬件/軟件系統(tǒng)，允許數(shù)據(jù)密集型算法以接近ASIC的效率運行，而無需負擔與ASIC開發(fā)相關的成本、開發(fā)時間或其他特殊限制，打破現(xiàn)階段芯片設計中的高成本、專用性強等缺點。

美國英特爾、英偉達和高通公司作為SDH項目的主承研方，將與喬治亞理工大學、普林斯頓大學、斯坦福大學、密歇根大學和華盛頓大學合作，定義出能夠基于所處理數(shù)據(jù)實時重新配置的芯片。SDH和FRANC項目研究出的器件將通過所處理圖像的尺寸和速度來衡量性能。

英偉達的發(fā)言人表示，公司的研究工作將橫跨三個領域，將研發(fā)特定域編程語言，目標應用領域包括張量代數(shù)、圖像分析和機器學習，還將涉及可配置計算單元和存儲器流水線，以及能夠基于在運行時所探測到的數(shù)據(jù)類型動態(tài)重新配置的方式。

項目目標是開發(fā)一種異構SoC，由包括通用處理器、專用處理器、硬件加速器、存儲器和輸入/輸出（I/O）等在內的多個內核組成，可通過單個可編程器件實現(xiàn)多應用系統(tǒng)的快速開發(fā)。IBM作為項目的主承研方，將和橡樹嶺國家實驗室、亞利桑那州立大學和斯坦福大學合作，尋找到方法來平衡“軟件定義無線電”工作開始所用的專用和通用處理技術。隨著項目的成熟，它的目標是掌控多種類型加速器。

IDEA和POSH兩個項目共同的目標是克服芯片設計日益復雜化和成本的問題。POSH項目的目標是創(chuàng)建一個開源的硅模塊庫，IDEA項目希望能夠生成各種開源和商業(yè)工具，以實現(xiàn)自動測試這些模塊，以及將其加入到SoC和印刷電路板中。兩個項目在未來4年將投入1億美元，成為有史以來投資最大的EDA研究項目之一。

美國Cadence公司作為IDEA項目的主承研方，將與卡耐基梅隆和英偉達合作，為使用機器學習的芯片和電路板定義設計流。Cadence為其工作創(chuàng)建了通過智能合作實現(xiàn)機器學習驅動自動生成電子系統(tǒng)（MAGESTIC）研究和發(fā)展項目，包括為布線和調整器件研發(fā)自動方法來改進可靠性和性能，將為通過在設計過程中引入更高自動化設計的系統(tǒng)，以及研發(fā)設計意圖驅動的產品提供基礎。

MAGESTIC項目將實現(xiàn)以下內容：

推進機器學習中的先進技術，研發(fā)能夠優(yōu)化性能的算法；

拓展對先進CMOS工藝節(jié)點的支持，包括7納米及以下，以及較大的工藝節(jié)點；

實現(xiàn)器件布線和調整的自動化，改進可靠性、電路性能和彈性；

展示是使用機器學習、分析和優(yōu)化實現(xiàn)改進的功率、性能和面積（PPA）；

處于技術的引入，可使系統(tǒng)像用戶學習，以及允許用戶獲得對于如何最佳利用工具獲得所需結果的理解。

該項目將幫助拓展Cadence在部署基于云的系統(tǒng)設計工作，通過更大規(guī)模分布式處理過程來加速設計工作。Cadence主席說：“我們在研發(fā)、部署和支持使用機器學習、分析和優(yōu)化技術的電子設計流產業(yè)中居于領導地位。該項目將加速我們在設計效率的下一步飛躍時所需的智能設計流程的步伐。該項目將提升我們模擬、數(shù)字、驗證、封裝和PCB EDA技術的整體能力，為我們的客戶提供最先進的系統(tǒng)設計支持解決方案?！?/span>

在年度峰會上，DARPA在人工智能、光電、安全和仿真上進行了小組頭腦風暴，來為將在9月份啟動的新項目提供思路。超過450名人員出席了半天的小組討論，其中180人參加了AI的討論，是四個討論小組中最多的，共近1000名研究人員參加了峰會。

Chappell說：“產業(yè)的參與是一個非常好的開始，但這并不是全部，我們希望以此為基礎。”Chappell指出DARPA計劃在今年秋天會再宣布另外一些項目。此外，來自Mentor Graphics和賽靈思的研究人員最近加入了DARPA來幫忙管理ERI項目。