原文：http://blog.csdn.net/times_poem/article/details/73056952

跨時(shí)鐘域處理是FPGA設(shè)計(jì)中經(jīng)常遇到的問題，而如何處理好跨時(shí)鐘域間的數(shù)據(jù)，可以說是每個(gè)FPGA初學(xué)者的必修課。如果是還在校的本科生，跨時(shí)鐘域處理也是面試中經(jīng)常常被問到的一個(gè)問題。

在本篇文章中，主要介紹3種跨時(shí)鐘域處理的方法，這3種方法可以說是FPGA界最常用也最實(shí)用的方法，這三種方法包含了單bit和多bit數(shù)據(jù)的跨時(shí)鐘域處理，學(xué)會(huì)這3招之后，對于FPGA相關(guān)的跨時(shí)鐘域數(shù)據(jù)處理便可以手到擒來。

本文介紹的3種方法跨時(shí)鐘域處理方法如下：

00001. 打兩拍；

00002. 異步雙口RAM；

00003. 格雷碼轉(zhuǎn)換。

第一種方法：打兩拍

大家很清楚，處理跨時(shí)鐘域的數(shù)據(jù)有單bit和多bit之分，而打兩拍的方式常見于處理單bit數(shù)據(jù)的跨時(shí)鐘域問題。

打兩拍的方式，其實(shí)說白了，就是定義兩級寄存器，對輸入的數(shù)據(jù)進(jìn)行延拍。如下圖所示。

應(yīng)該很多人都會(huì)問，為什么是打兩拍呢，打一拍、打三拍行不行呢？

先簡單說下兩級寄存器的原理：兩級寄存是一級寄存的平方，兩級并不能完全消除亞穩(wěn)態(tài)危害，但是提高了可靠性減少其發(fā)生概率?？偟膩碇v，就是一級概率很大，三級改善不大。

這樣說可能還是有很多人不夠完全理解，那么請看下面的時(shí)序示意圖：

data是時(shí)鐘域1的數(shù)據(jù)，需要傳到時(shí)鐘域2（clk）進(jìn)行處理，寄存器1和寄存器2使用的時(shí)鐘都為clk。假設(shè)在clk的上升沿正好采到data的跳變沿（從0變1的上升沿，實(shí)際上的數(shù)據(jù)跳變不可能是瞬時(shí)的，所以有短暫的跳變時(shí)間），那這時(shí)作為寄存器1的輸入到底應(yīng)該是0還是1呢？這是一個(gè)不確定的問題。所以Q1的值也不能確定，但至少可以保證，在clk的下一個(gè)上升沿，Q1基本可以滿足第二級寄存器的保持時(shí)間和建立時(shí)間要求,出現(xiàn)亞穩(wěn)態(tài)的概率得到了很大的改善。

如果再加上第三級寄存器，由于第二級寄存器對于亞穩(wěn)態(tài)的處理已經(jīng)起到了很大的改善作用，第三級寄存器在很大程度上可以說只是對于第二級寄存器的延拍，所以意義是不大的。

可能對于這部分的解釋不是很到位，不過還是希望大家能夠多思考一下，歡迎大家批評指正。

時(shí)間的詩：MTBF(Mean Time Between Failures)，打第一拍時(shí)，出現(xiàn)Metastability的時(shí)間間隔為幾天，打兩拍時(shí)，時(shí)間間隔為幾年；打三拍時(shí)，影響系統(tǒng)性能。

第二種方法：異步雙口RAM

處理多bit數(shù)據(jù)的跨時(shí)鐘域，一般采用異步雙口RAM。假設(shè)我們現(xiàn)在有一個(gè)信號采集平臺(tái)，ADC芯片提供源同步時(shí)鐘60MHz，ADC芯片輸出的數(shù)據(jù)在60MHz的時(shí)鐘上升沿變化，而FPGA內(nèi)部需要使用100MHz的時(shí)鐘來處理ADC采集到的數(shù)據(jù)（多bit）。

在這種類似的場景中，我們便可以使用異步雙口RAM來做跨時(shí)鐘域處理。先利用ADC芯片提供的60MHz時(shí)鐘將ADC輸出的數(shù)據(jù)寫入異步雙口RAM，然后使用100MHz的時(shí)鐘從RAM中讀出。

對于使用異步雙口RAM來處理多bit數(shù)據(jù)的跨時(shí)鐘域，相信大家還是可以理解的。當(dāng)然，在能使用異步雙口RAM來處理跨時(shí)鐘域的場景中，也可以使用異步FIFO來達(dá)到同樣的目的。

時(shí)間的詩：異步FIFO的設(shè)計(jì)也涉及到格雷碼使用，F(xiàn)IFO深度計(jì)算，F(xiàn)IFO對應(yīng)的異步時(shí)鐘處理，都是需要關(guān)注的設(shè)計(jì)重點(diǎn)。

第三種方法：格雷碼轉(zhuǎn)換

對于第三種方法，Kevin在大學(xué)里邊從沒接觸過，也是在工作中才接觸到。

我們依然繼續(xù)使用介紹第二種方法中用到的ADC例子，將ADC采樣的數(shù)據(jù)寫入RAM時(shí)，需要產(chǎn)生RAM的寫地址，但我們讀出RAM中的數(shù)據(jù)時(shí)，肯定不是一上電就直接讀取，而是要等RAM中有ADC的數(shù)據(jù)之后才去讀RAM。這就需要100MHz的時(shí)鐘對RAM的寫地址進(jìn)行判斷，當(dāng)寫地址大于某個(gè)值之后再去讀取RAM。

在這個(gè)場景中，其實(shí)很多人都是使用直接用100MHz的時(shí)鐘于RAM的寫地址進(jìn)行打兩拍的方式，但RAM的寫地址屬于多bit，如果單純只是打兩拍，那不一定能確保寫地址數(shù)據(jù)的每一個(gè)bit在100MHz的時(shí)鐘域變化都是同步的，肯定有一個(gè)先后順序。如果在低速的環(huán)境中不一定會(huì)出錯(cuò)，在高速的環(huán)境下就不一定能保證了。所以更為妥當(dāng)?shù)囊环N處理方法就是使用格雷碼轉(zhuǎn)換。

對于格雷碼，相鄰的兩個(gè)數(shù)間只有一個(gè)bit是不一樣的（格雷碼，在本文中不作詳細(xì)介紹），如果先將RAM的寫地址轉(zhuǎn)為格雷碼，然后再將寫地址的格雷碼進(jìn)行打兩拍，之后再在RAM的讀時(shí)鐘域?qū)⒏窭状a恢復(fù)成10進(jìn)制。這種處理就相當(dāng)于對單bit數(shù)據(jù)的跨時(shí)鐘域處理了。

對于格雷碼與十進(jìn)制互換的代碼，僅提供給大家作參考：