在現(xiàn)代高速數(shù)字電路設(shè)計(jì)中，DDR2是非常常見的高速緩存器件。DDR2的工作頻率很高，PCB布線設(shè)計(jì)的好壞直接影響到硬件電路能否正常工作或運(yùn)行多快的速度。本文將針對(duì)DDR2的PCB布線進(jìn)行討論。

       DDR2的型號(hào)為MT47H64M16，具體型號(hào)功能介紹如圖,

設(shè)計(jì)要點(diǎn)：

1、電路板的阻抗控制在 50~60ohm，差分線為100~120ohm。

2、DQ，DQS 和時(shí)鐘信號(hào)線選擇VSS 作為參考平面，因?yàn)閂SS 比較穩(wěn)定，不易受到干擾；

地址/命令/控制信號(hào)線選擇VDD 作為參考平面，因?yàn)檫@些信號(hào)線本身就含有噪聲。

3、短接技術(shù)：

串行端接：主要應(yīng)用在負(fù)載DDR 器件不大于4 個(gè)的情況下。對(duì)于單向的信號(hào)來說，例如地址線，控制線，串行端接電阻放置在走線中間或者是信號(hào)的發(fā)送端，推薦放置在信號(hào)的發(fā)送端。

并行端接：主要應(yīng)用在負(fù)載SDRAM 器件大于4 個(gè)，走線長(zhǎng)度>2inch，或者通過仿真驗(yàn)證需要并行端接的情況下。并行端接電阻Rt 取值大約為2Rs，Rt 的取值范圍為36Ω–56Ω，推薦47Ω(MICRON觀點(diǎn))

差分端接：適用CK、CK#差分信號(hào)。

布線順序：

VTT電源平面---時(shí)鐘線---數(shù)據(jù)線---地址線---命令控制線---VDD和VDDQ電源。

線寬線距：

（1） 時(shí)鐘（差分對(duì)）除了等長(zhǎng)（< 50mil），要需要25mil的安全距離。兩個(gè)時(shí)鐘CK之間相差100mil之內(nèi)。

（2） 地址線不用等長(zhǎng)，比時(shí)鐘要長(zhǎng)一些。

（3） 控制線比時(shí)鐘要長(zhǎng)一些。

（4） 每一個(gè)Data Group(8bits data + DQS + DM)在同一層走線。DDR2的數(shù)據(jù)線與DQS是源同步關(guān)系，等長(zhǎng)處理。同組的數(shù)據(jù)線以DQS基準(zhǔn)等長(zhǎng)(<50mil)。組與組之間的長(zhǎng)度差不超過1000mil。DQS與CK之間的約束較弱，一般不考慮，長(zhǎng)度差別不要超過1000mil就差不多。

（5） 地址/命令/控制信號(hào)與時(shí)鐘是源同步的，走線長(zhǎng)度匹配并不嚴(yán)格要求。

當(dāng)負(fù)載較大的時(shí)候，DDR2拓?fù)浣Y(jié)構(gòu)中必須加入并聯(lián)終結(jié)電阻及VTT電源。