|
本帖最后由 z00143104 于 2016-7-8 23:47 熱插拔 1、熱拔插系統(tǒng)必須使用電源緩啟動(dòng)設(shè)計(jì) 熱拔插系統(tǒng)在單板插入瞬間，單板上的電容開(kāi)始充電。因?yàn)殡娙輧啥说碾妷翰荒芡蛔?，?huì)導(dǎo)致整個(gè)系統(tǒng)的電壓瞬間跌落。同時(shí)因?yàn)殡娫醋杩购艿?，充電電流?huì)非常大，快速的充電會(huì)對(duì)系統(tǒng)中的電容產(chǎn)生沖擊，易導(dǎo)致鉭電容失效。如果系統(tǒng)中采用保險(xiǎn)絲進(jìn)行過(guò)流保護(hù)， 瞬態(tài)電流有可能導(dǎo)致保險(xiǎn)絲熔斷， 而選擇大電流的保險(xiǎn)絲會(huì)使得在系統(tǒng)電流異常時(shí)可能不熔斷，起不到保護(hù)作用。所以，在熱拔插系統(tǒng)中電源必須采用緩啟動(dòng)設(shè)計(jì)，限制啟動(dòng)電流，避免瞬態(tài)電流過(guò)大對(duì)系統(tǒng)工作和器件可靠性產(chǎn)生影響。 LDO 1、在壓差較大或者電流較大的降壓電源設(shè)計(jì)中，建議采用開(kāi)關(guān)電源，避免使用 LDO 采用線性電源（包括 LDO）可以得到較低的噪聲，而且因?yàn)槭褂煤?jiǎn)單，成本低，所以在單板上應(yīng)用較多。FPGA 內(nèi)核電源、某些電路板上射頻時(shí)鐘部分的電源等都使用線性電源從更高電壓的電源上調(diào)整得到。線性電源的基本原理如圖所示。輸出電壓經(jīng)過(guò)采樣后和參考電源（由晶體管帶隙參考源或者 齊納二極管提供）進(jìn)行減法運(yùn)算，差值經(jīng)過(guò)放大后控制推動(dòng)管上的電壓降 V dropout =V output -V input ， 使得當(dāng) V input 變化或者負(fù)載電流變化導(dǎo)致 V output 變化時(shí)，通過(guò) V dropout 的變化保證 V output 的穩(wěn)定。  由圖中可見(jiàn)，負(fù)載電流全部流過(guò)調(diào)整管，而輸入電壓和輸出電壓之間的差異全部都加在調(diào)整管上。調(diào)整管上耗散的功率為 V dropout *I。當(dāng)電壓差較大時(shí)，或者負(fù)載電流較大時(shí)，穩(wěn)壓器將承受較大的功率耗散。 LDO必須計(jì)算熱耗并滿足降額規(guī)范 另外，輸入的電源提供的功率為 V input *I，即采用線性電源時(shí)電源功率的計(jì)算不能使用負(fù)載電壓和電流的乘積計(jì)算，必須采用線性電源輸入電壓和負(fù)載電流的乘積計(jì)算采用線性電源時(shí)電源功率的計(jì)算不能使用負(fù)載電壓和電流的乘積計(jì)算，必須采用線性電源輸入電壓和負(fù)載電流的乘積計(jì)算。必須經(jīng)過(guò)計(jì)算和熱仿真確保系統(tǒng)的正常工作。 例如采用 1 只 TO-263 封裝的 LDO 將電壓從 3.3V 降到 1.2V，負(fù)載電流為 1.5A，負(fù)載上耗散的功率為 1.8W。此時(shí) LDO 上承擔(dān)了 2.1V 壓降，耗散的功率 3.15W，3.3V 電源提供的功率為 4.95W！ 封裝的熱阻約為 40℃/W，則如果不采取任何散熱措施，則溫升能夠達(dá)到約 120℃。對(duì) LDO 必須通過(guò)熱仿真確定合適的散熱措施，并且在 3.3V 電源在預(yù)算中必須能夠提供 1.5A 的電流（或者 5W 以上的功率） ，保證系統(tǒng)的工作正常。 （對(duì)于線性電源的原理參見(jiàn)參考文檔《電源是怎樣煉成的》PPT教程 。 ） 采用開(kāi)關(guān)電源能夠達(dá)到很高的效率，對(duì)大電流及大壓差的場(chǎng)合，推薦采用開(kāi)關(guān)電源進(jìn)行轉(zhuǎn)換。如果電路對(duì)紋波要求較高， 可以采用開(kāi)關(guān)電源和線性電源串聯(lián)使用的方法， 采用線性電源對(duì)開(kāi)關(guān)電源的噪聲進(jìn)行抑制。 2、LDO 輸出端濾波電容選取時(shí)注意參照手冊(cè)要求的最小電容、電容的 ESR/ESL 等要求確保電路穩(wěn)定。推薦采用多個(gè)等值電容并聯(lián)的方式，增加可靠性以及提高性能 LDO 輸出電容為負(fù)載的變化提供瞬態(tài)電流，同時(shí)因?yàn)檩敵鲭娙萏幱陔妷悍答佌{(diào)節(jié)回路之中，在部分 LDO 中，對(duì)該電容容量有要求以確保調(diào)節(jié)環(huán)路穩(wěn)定。該電容容量不滿足要求，LDO 可能發(fā)生振蕩導(dǎo)致輸出電壓存在較大紋波。 多個(gè)電容并聯(lián)，以及對(duì)大容量電解電容并聯(lián)小容量的陶瓷電容，有利于減少 ESR 和 ESL，提高電路的高頻性能，但是對(duì)于某些線性穩(wěn)壓電源，輸出端電容的 ESR 太低，也可能會(huì)誘發(fā)環(huán)路穩(wěn)定裕量下降甚至環(huán)路不穩(wěn)定。 濾波電容 1、 電源濾波可采用 RC 、LC 、π 型濾波。電源濾波建議優(yōu)選磁珠，然后才是電感。同時(shí)電阻、電感和磁珠必須考慮其電阻產(chǎn)生的壓降 對(duì)電源要求較高的場(chǎng)合以及需要將噪聲隔離在局部區(qū)域的場(chǎng)合， 可以采用無(wú)源濾波電路。 在采用無(wú)源濾波電路時(shí)，推薦采用磁珠進(jìn)行濾波。 磁珠和電感的主要區(qū)別是，電感的Q值較高，而磁珠在高頻情況下呈阻性，不易發(fā)生諧振等現(xiàn)象。 電感加工精度較高，而磁珠加工精度相對(duì)較低，成本也較便宜。在選擇濾波器件時(shí)，優(yōu)選磁珠。選擇電阻和電容構(gòu)成無(wú)諧振的一階 RC 低通濾波器，但是該電路只能應(yīng)用于電流很小的情況。負(fù)載電流將在電阻上形成壓降，導(dǎo)致負(fù)載電壓跌落。無(wú)論是采用何種濾波器，都需要考慮負(fù)載電流在電感、磁珠或者電阻上的壓降，確認(rèn)濾波后的電壓能夠滿足后級(jí)電路工作的要求。例如在某單板鎖相環(huán)路設(shè)計(jì)中采用了一階 RC 濾波器，濾波電阻選擇12 歐姆。鎖相環(huán)中 VCXO 的工作電流約為 30mA，在濾波電阻上產(chǎn)生 300mV 的壓降，額定電壓 3.3V的 VCXO 實(shí)際工作電壓只有不到 3V，易發(fā)生停振等現(xiàn)象。在某光口子卡上，發(fā)生過(guò)某型號(hào)光模塊當(dāng)光纖插上時(shí) SD（光檢測(cè)）信號(hào)上升緩慢，不能正確反映實(shí)際情況的問(wèn)題。經(jīng)過(guò)檢查發(fā)現(xiàn)濾波電感的直流電阻約為 3 歐姆， 光模塊工作電流約為 100mA， 電感上的壓降導(dǎo)致光模塊的工作電壓只有約 2.9V 左右， 在該型號(hào)光模塊上會(huì)出現(xiàn) SD 上升緩慢的故障。 另外，對(duì)于濾波電路，應(yīng)保證電感、磁珠或者電阻后的電容網(wǎng)絡(luò)能夠保證關(guān)心的所有頻率下，都能夠保證低阻抗。必要時(shí)應(yīng)采用多種容量的電容并聯(lián)，并局部鋪銅的方式達(dá)到目標(biāo)阻抗。 （參見(jiàn)時(shí)鐘驅(qū)動(dòng)芯片濾波電路設(shè)計(jì)部分） 。在某單板上，采用了磁珠和 0.1u 電容為時(shí)鐘驅(qū)動(dòng)芯片提供濾波。經(jīng)過(guò)測(cè)試，時(shí)鐘驅(qū)動(dòng)芯片管腳上的紋波高達(dá) 1V 以上。采用多電容并聯(lián)的方式可以有效地為時(shí)鐘芯片提供去耦。 2、 大容量電容應(yīng)并聯(lián)小容量陶瓷貼片電容使用 大容量電容一般為電解電容，其體積較大，引腳較長(zhǎng)，經(jīng)常為卷繞式結(jié)構(gòu)（鉭電容為燒結(jié)的碳粉和二氧化錳） 。這些電容的等效串聯(lián)電感較大，導(dǎo)致這些電容的高頻特性較差，諧振頻率大約在幾百 KHz到幾 MHz 之間（參見(jiàn) Sanyo 公司 OSCON 器件手冊(cè)和 AVX 公司鉭電容器件手冊(cè)） 。小容量的陶瓷貼片電容具有低的 ESL 和良好的頻率特性，其諧振點(diǎn)一般能夠到達(dá)數(shù)十至數(shù)百 MHz（參見(jiàn)參考文獻(xiàn)《High-speed Digital Design》以及 AVX 等公司陶瓷電容器件手冊(cè)） ，可以用于給高頻信號(hào)提供低阻抗的回流路徑，濾除信號(hào)上的高頻干擾成分。因此，在應(yīng)用大容量電容（電解電容）時(shí)，應(yīng)在電容上并聯(lián)小容量瓷片電容使用。 3、輸入電容 計(jì)算輸入電容的紋波電流，這個(gè)推導(dǎo)的過(guò)程，利用到積分公式。通過(guò)分析和推導(dǎo)，可以對(duì)電路的工作原理有比較透徹的理解。 如果考慮輸出紋波電流。那么電容上的紋波電流的波形為：  由于在上管打開(kāi)的階段，輸入電流的大小即可近似的看成輸出電流的大小。所以只需要將輸出電流的波形疊加在輸入電容的波形上面，可以得到上圖中的波形。 那么按照有效電流定義，我們可以通過(guò)對(duì)電流平方在時(shí)間上的計(jì)算  為了簡(jiǎn)便計(jì)算，我們將能量拆成紋波部分，和直流部分。 原先的直流部分，我們直接用乘法進(jìn)行計(jì)算。 直流部分，我們按照近似計(jì)算的方法可以得到。 交流部分的功耗，我們按照公式計(jì)算可以得到：  所以總的電容上的有效電流為：  如果選用220uF的電容,每個(gè)能承受的有效電流為3.8A。。如果我們計(jì)算出來(lái)輸入電容的有效電流值為7A，則需要選用220uF電容2個(gè)。高分子電解電容能夠承受的有效電流值是有限的。在設(shè)計(jì)時(shí)需要充分考慮電容的承受能力。 升壓電路 1、 升壓電源（BOOST）使用必須增加一個(gè)保險(xiǎn)管以防止負(fù)載短路時(shí)，電源直通而導(dǎo)致整個(gè)單板工作掉電。保險(xiǎn)的大小由模塊的最大輸出電流或者負(fù)載最大電流而定 升壓電源（Boost）的基本拓?fù)淙缦聢D所示：  當(dāng) Q1 導(dǎo)通時(shí)兩端電阻很小， 電源電壓加在 L兩端，電能轉(zhuǎn)化為磁場(chǎng)存儲(chǔ)在 L 中，此時(shí) D1 截止，避免 C0 上的電壓向 Q1 流動(dòng)。當(dāng) Q1 關(guān)斷時(shí)，L 中的電流不能突變，電源和 L 一起通過(guò) D1 向C0 充電并向負(fù)載供電，得到一個(gè)高于輸入電壓的輸出電壓。 由圖中拓?fù)淇梢钥闯?，我們不能通過(guò)控制 Q1 的通斷來(lái)切斷輸入和輸出之間的通路或者控制輸出電流。當(dāng)輸出電源短路時(shí)，輸入電源（一般是單板主電源）通過(guò) L 和 D1 直接短路到地。導(dǎo)致的結(jié)果將是L 或者 D1 燒毀且失效模式為開(kāi)路。在 L 或者 D1 燒毀之前，單板電源處于短路狀態(tài)，如果 L 和 D1 電流降額較大，可能導(dǎo)致單板電源保護(hù)而不能上電。為了避免上述問(wèn)題， 建議為升壓電源添加一個(gè)保險(xiǎn)管防止負(fù)載短路， 保險(xiǎn)的大小依照模塊的最大輸出電流或者負(fù)載的最大電流而定。 防反接 1、電源要有防反接處理，輸入電流超過(guò) 3A于 ，輸入電源反接只允許損壞保險(xiǎn)絲；低于或等于 3A,輸入電源反接不允許損壞任何器件 電源要有防反接處理，輸入電流超過(guò) 3A，輸入電源反接只允許損壞保險(xiǎn)絲；低于或等于 3A,輸入電源反接不允許損壞任何器件。回路電流較大時(shí)，直流電源反接處理可以按照以下方法處理。原理圖如下所示：  直流電源正常接入時(shí)， 光耦D1由于輸入二極管反偏置， 所以輸出C－E不能導(dǎo)通， 這時(shí)并聯(lián)的NMOS管將由于 G－S 電壓的穩(wěn)壓至 12V，使 D-S 導(dǎo)通。這樣電源回路將能順利形成。電容 C1 是起到緩啟動(dòng)作用的，這樣可以起到防浪涌的目地。電阻 R6、二極管 VD3 構(gòu)成電容 C1 的放電回路。當(dāng)電源反接的時(shí)候，由于光耦輸入二極管正偏置，輸出 C-E 導(dǎo)通，使并聯(lián)的 NMOS 管截止。這樣回路就切斷了，起到了防反接保護(hù)的作用。由于并聯(lián) NMOS 管的 R DS 比較小，損耗小，比較適合于低壓大電流的場(chǎng)合?；芈冯娏鬏^小時(shí)，可以直接在輸入回路中串聯(lián)二極管。反接時(shí)，由于二極管的單向?qū)щ娦裕娫幢蛔钄唷?/span> 電感 1、禁用磁飽和電路；禁止選用采用磁飽和電路的電源模塊 禁用磁飽和電路，因?yàn)椋?/span> 1、磁飽和電路因?yàn)樗么怒h(huán)的原因?qū)囟缺容^敏感，易在高溫工作時(shí)不穩(wěn)定。 2、動(dòng)態(tài)負(fù)載能力差，在磁飽和路負(fù)載最小時(shí)工作最?lèi)毫?，易形成輸出不穩(wěn)定。 上電時(shí)序 1. 對(duì)于多工作電源的器件，必須滿足其電源上掉電順序要求 對(duì)于有核電壓、IO 電壓等多種電源的器件，必須滿足其上電和掉電順序的要求。這些條件不滿足，很有可能導(dǎo)致器件不能夠正常工作，甚至觸發(fā)閂鎖導(dǎo)致器件燒毀。例如 TMS320C6414T 型 DSP，2005年 5 月之后的 Errata 中說(shuō)明，當(dāng) DVDD 較 CVDD 早上電時(shí)，可能出現(xiàn) PCI/HPI 數(shù)據(jù)錯(cuò)的問(wèn)題。對(duì)于 QDR、DDR 內(nèi)存，其上電順序也有要求，否則可能導(dǎo)致閂鎖，造成器件燒毀的后果。當(dāng)有多個(gè)電源時(shí)， 如必要可采用專(zhuān)用的上電順序控制器件確保上電順序。 設(shè)計(jì)中應(yīng)保證在器件未加載燒結(jié)文件時(shí)，電源處于關(guān)斷狀態(tài)設(shè)計(jì)中應(yīng)保證在器件未加載燒結(jié)文件時(shí)，電源處于關(guān)斷狀態(tài)。也可以通過(guò)在不同的電源之間連接肖特基二極管確保上電掉電過(guò)程中不會(huì)違反上掉電順序要求。  因?yàn)殡娫茨K、 電源上的電容都會(huì)對(duì)電源上電順序產(chǎn)生影響， 可能出現(xiàn)上電過(guò)程中違反電壓要求的情況，如上右圖所示，所以必須進(jìn)行測(cè)試驗(yàn)證。 2、 多個(gè)芯片配合工作，必須在最慢上電器件初始化完成后開(kāi)始操作 當(dāng)多個(gè)芯片配合工作時(shí)， 必須在最慢的期間完成初始化后才能開(kāi)始操作， 否則可能造成不可預(yù)料的結(jié)果。 例如 LVT16244 驅(qū)動(dòng)器具有上電 3 態(tài)功能，即使 OE 端被下拉到地，也需要等到電源電壓上升到一定閾值才會(huì)脫離高阻態(tài)， 而此前 EPLD 等器件可能已經(jīng)開(kāi)始工作， 這樣就可能導(dǎo)致 EPLD 讀到錯(cuò)誤的狀態(tài)。參見(jiàn)前面的說(shuō)明。對(duì)于某些 ROM 等器件，在上電后一段時(shí)間才能開(kāi)始工作，如果在此之前就開(kāi)始讀取，也可能導(dǎo)致數(shù)據(jù)錯(cuò)誤。 PCB設(shè)計(jì) 1、 電源模快/ 芯片感應(yīng)端在布局時(shí)應(yīng)采用開(kāi)爾文方式 很多電源模塊和電源芯片在設(shè)計(jì)時(shí)，采用了獨(dú)立的 Sense 管腳，作為對(duì)輸出電壓的反饋輸入。這個(gè)Sense 信號(hào)應(yīng)該從取用電源的位置引給電源模塊，而不應(yīng)該在電源模塊輸出端直接引給電源模塊，這樣可以通過(guò)電源模塊內(nèi)部的反饋補(bǔ)償?shù)魪碾娫茨K輸出傳輸?shù)綄?shí)際使用電源處路徑帶來(lái)的衰減。 如下圖中 白色走線所示。  對(duì)于電源監(jiān)控電路等，也應(yīng)該遵守相同的原理，即從實(shí)際需要監(jiān)控點(diǎn)將電源引給監(jiān)控電路，而不是從監(jiān)控電路最近處引給監(jiān)控電路，以確保精確性。 2、Buck電源PCB設(shè)計(jì)要點(diǎn) 1、輸入電容，輸出電容盡量共地； 2、輸出電流過(guò)孔數(shù)量保證通流能力足夠，電流為設(shè)定的過(guò)流值； 3、如果輸出電流大于20A，最好區(qū)分控制電路AGND和功率地GND，兩者單點(diǎn)接地,如果不做區(qū)分，保證AGND接地良好； 4、輸入電容靠近上管的D極放置； 5、Phase管腳因?yàn)槠鋸?qiáng)電流，高電壓的特性，輻射大，需做以下處理 a：Phase相連接的上管的S極，下管的D極和電感一端打平面處理，且不打過(guò)孔，即盡量保證3者和電源芯片在同一個(gè)平面上，且最好放置在top面； b：Phase平面保證足夠的通流能力的前提下，盡量減小面積； c：關(guān)鍵信號(hào)遠(yuǎn)離該P(yáng)hase平面； d：小電流的Phase網(wǎng)絡(luò)直接拉線處理，禁止拉平面； 6、輸入電容的GND，電源輸入因?yàn)樵肼暣?，敏感信?hào)需遠(yuǎn)離該平面，遵循3W原則，禁止高速信號(hào)在上述地平面打的過(guò)孔中間走線，尤其關(guān)注背板的高速信號(hào)； 7、GATE,BOOT電容走線盡量粗，一般為15mil~40mil； 8、電壓采樣因?yàn)殡娏餍?，容易受干擾，如果為近端反饋盡量靠近電源芯片，如果為遠(yuǎn)端反饋，需走差分線，且遠(yuǎn)離干擾源； 9、DCR電流采樣網(wǎng)絡(luò)，需要差分走線，整個(gè)采樣網(wǎng)絡(luò)盡量緊湊，且需靠近電源芯片放置，溫度補(bǔ)償電阻靠近電感放置； 10、環(huán)路補(bǔ)償電路盡量面積小，減小環(huán)路，靠近電源芯片放置； 11、電感下禁止打孔，一方面防止有些電感為金屬表層，出現(xiàn)短路；一方面因?yàn)殡姼械妮椛浯?，如果下面打孔，噪聲?huì)耦合； 12、MOS管下需打過(guò)孔進(jìn)行散熱，過(guò)孔數(shù)量按照輸出最大電流計(jì)算，非過(guò)流值； 13、電源芯片底部打過(guò)孔到背面進(jìn)行散熱處理，覆銅越大散熱越好，最好部分亮銅處理；  電源緩啟動(dòng)  在電信工業(yè)和微波電路設(shè)計(jì)領(lǐng)域，普遍使用MOS管控制沖擊電流的方達(dá)到電流緩啟動(dòng)的目的。MOS管有導(dǎo)通阻抗Rds_on低和驅(qū)動(dòng)簡(jiǎn)單的特點(diǎn)，在周?chē)由仙倭吭骷涂梢詷?gòu)成緩慢啟動(dòng)電路。雖然電路比較簡(jiǎn)單，但只有吃透MOS管的相關(guān)開(kāi)關(guān)特性后才能對(duì)這個(gè)電路有深入的理解。 本文首先從MOSFET的開(kāi)通過(guò)程進(jìn)行敘述： 盡管MOSFET在開(kāi)關(guān)電源、電機(jī)控制等一些電子系統(tǒng)中得到廣泛的應(yīng)用，但是許多電子工程師并沒(méi)有十分清楚的理解MOSFET開(kāi)關(guān)過(guò)程，以及MOSFET在開(kāi)關(guān)過(guò)程中所處的狀態(tài)一般來(lái)說(shuō)，電子工程師通?；跂艠O電荷理解MOSFET的開(kāi)通的過(guò)程，如圖1所示此圖在MOSFET數(shù)據(jù)表中可以查到 圖1 AOT460柵極電荷特性 MOSFET的D和S極加電壓為VDD，當(dāng)驅(qū)動(dòng)開(kāi)通脈沖加到MOSFET的G和S極時(shí)，輸入電容Ciss充電，G和S極電壓Vgs線性上升并到達(dá)門(mén)檻電壓VGS(th)，Vgs上升到VGS(th)之前漏極電流Id≈0A，沒(méi)有漏極電流流過(guò)，Vds的電壓保持VDD不變。 當(dāng)Vgs到達(dá)VGS(th)時(shí)，漏極開(kāi)始流過(guò)電流Id，然后Vgs繼續(xù)上升，Id也逐漸上升，Vds仍然保持VDD當(dāng)Vgs到達(dá)米勒平臺(tái)電壓VGS(pl)時(shí)，Id也上升到負(fù)載電流最大值ID，Vds的電壓開(kāi)始從VDD下降。 米勒平臺(tái)期間，Id電流維持ID，Vds電壓不斷降低。 米勒平臺(tái)結(jié)束時(shí)刻，Id電流仍然維持ID，Vds電壓降低到一個(gè)較低的值米勒平臺(tái)結(jié)束后，Id電流仍然維持ID，Vds電壓繼續(xù)降低，但此時(shí)降低的斜率很小，因此降低的幅度也很小，最后穩(wěn)定在Vds=Id×Rds(on)因此通?？梢哉J(rèn)為米勒平臺(tái)結(jié)束后MOSFET基本上已經(jīng)導(dǎo)通。 對(duì)于上述的過(guò)程，理解難點(diǎn)在于為什么在米勒平臺(tái)區(qū)，Vgs的電壓恒定？驅(qū)動(dòng)電路仍然對(duì)柵極提供驅(qū)動(dòng)電流，仍然對(duì)柵極電容充電，為什么柵極的電壓不上升？而且柵極電荷特性對(duì)于形象的理解MOSFET的開(kāi)通過(guò)程并不直觀因此，下面將基于漏極導(dǎo)通特性理解MOSFET開(kāi)通過(guò)程。 MOSFET的漏極導(dǎo)通特性與開(kāi)關(guān)過(guò)程。 MOSFET的漏極導(dǎo)通特性如圖2所示MOSFET與三極管一樣，當(dāng)MOSFET應(yīng)用于放大電路時(shí)，通常要使用此曲線研究其放大特性只是三極管使用的基極電流、集電極電流和放大倍數(shù)，而MOSFET使用柵極電壓、漏極電流和跨導(dǎo)。 圖2 AOT460的漏極導(dǎo)通特性 三極管有三個(gè)工作區(qū)：截止區(qū)、放大區(qū)和飽和區(qū)，MOSFET對(duì)應(yīng)是關(guān)斷區(qū)、恒流區(qū)和可變電阻區(qū)注意：MOSFET恒流區(qū)有時(shí)也稱(chēng)飽和區(qū)或放大區(qū)當(dāng)驅(qū)動(dòng)開(kāi)通脈沖加到MOSFET的G和S極時(shí)，Vgs的電壓逐漸升高時(shí)，MOSFET的開(kāi)通軌跡A-B-C-D如圖3中的路線所示 圖3 AOT460的開(kāi)通軌跡 開(kāi)通前，MOSFET起始工作點(diǎn)位于圖3的右下角A點(diǎn)，AOT460的VDD電壓為48V，Vgs的電壓逐漸升高，Id電流為0，Vgs的電壓達(dá)到VGS(th)，Id電流從0開(kāi)始逐漸增大 A-B就是Vgs的電壓從VGS(th)增加到VGS(pl)的過(guò)程從A到B點(diǎn)的過(guò)程中，可以非常直觀的發(fā)現(xiàn)，此過(guò)程工作于MOSFET的恒流區(qū)，也就是Vgs電壓和Id電流自動(dòng)找平衡的過(guò)程，即Vgs電壓的變化伴隨著Id電流相應(yīng)的變化，其變化關(guān)系就是MOSFET的跨導(dǎo)：Gfs=Id/Vgs，跨導(dǎo)可以在MOSFET數(shù)據(jù)表中查到 當(dāng)Id電流達(dá)到負(fù)載的最大允許電流ID時(shí)，此時(shí)對(duì)應(yīng)的柵級(jí)電壓Vgs(pl)=Id/gFS由于此時(shí)Id電流恒定，因此柵極Vgs電壓也恒定不變，見(jiàn)圖3中的B-C，此時(shí)MOSFET處于相對(duì)穩(wěn)定的恒流區(qū)，工作于放大器的狀態(tài) 開(kāi)通前，Vgd的電壓為Vgs-Vds，為負(fù)壓，進(jìn)入米勒平臺(tái)，Vgd的負(fù)電壓絕對(duì)值不斷下降，過(guò)0后轉(zhuǎn)為正電壓驅(qū)動(dòng)電路的電流絕大部分流過(guò)CGD，以掃除米勒電容的電荷，因此柵極的電壓基本維持不變Vds電壓降低到很低的值后，米勒電容的電荷基本上被掃除，即圖3中的C點(diǎn)，于是，柵極的電壓在驅(qū)動(dòng)電流的充電下又開(kāi)始升高，如圖3中的C-D，使MOSFET進(jìn)一步完全導(dǎo)通 C-D為可變電阻區(qū)，相應(yīng)的Vgs電壓對(duì)應(yīng)著一定的Vds電壓Vgs電壓達(dá)到最大值，Vds電壓達(dá)到最小值，由于Id電流為ID恒定，因此Vds的電壓即為ID和MOSFET的導(dǎo)通電阻的乘積 基于MOSFET的漏極導(dǎo)通特性曲線可以直觀的理解MOSFET開(kāi)通時(shí)，跨越關(guān)斷區(qū)、恒流區(qū)和可變電阻區(qū)的過(guò)程米勒平臺(tái)即為恒流區(qū)，MOSFET工作于放大狀態(tài)，Id電流為Vgs電壓和跨導(dǎo)乘積 電路原理詳細(xì)說(shuō)明： MOS管是電壓控制器件，其極間電容等效電路如圖4所示。 圖4. 帶外接電容C2的N型MOS管極間電容等效電路 MOS管的極間電容柵漏電容Cgd、柵源電容Cgs、漏源電容Cds可以由以下公式確定： 公式中MOS管的反饋電容Crss,輸入電容Ciss和輸出電容Coss的數(shù)值在MOS管的手冊(cè)上可以查到。 電容充放電快慢決定MOS管開(kāi)通和關(guān)斷的快慢，Vgs首先給Cgs 充電，隨著Vgs的上升，使得MOS管從截止區(qū)進(jìn)入可變電阻區(qū)。進(jìn)入可變電阻區(qū)后，Ids電流增大，但是Vds電壓不變。隨著Vgs的持續(xù)增大，MOS管進(jìn)入米勒平臺(tái)區(qū)，在米勒平臺(tái)區(qū)，Vgs維持不變，電荷都給Cgd 充電，Ids不變，Vds持續(xù)降低。在米勒平臺(tái)后期，MOS管Vds非常小，MOS進(jìn)入了飽和導(dǎo)通期。為確保MOS管狀態(tài)間轉(zhuǎn)換是線性的和可預(yù)知的，外接電容C2并聯(lián)在Cgd上，如果外接電容C2比MOS管內(nèi)部柵漏電容Cgd大很多，就會(huì)減小MOS管內(nèi)部非線性柵漏電容Cgd在狀態(tài)間轉(zhuǎn)換時(shí)的作用，另外可以達(dá)到增大米勒平臺(tái)時(shí)間，減緩電壓下降的速度的目的。外接電容C2被用來(lái)作為積分器對(duì)MOS管的開(kāi)關(guān)特性進(jìn)行精確控制?？刂屏寺O電壓線性度就能精確控制沖擊電流。 電路描述： 圖5所示為基于MOS管的自啟動(dòng)有源沖擊電流限制法電路。MOS管 Q1放在DC/DC電源模塊的負(fù)電壓輸入端，在上電瞬間，DC/DC電源模塊的第1腳電平和第4腳一樣，然后控制電路按一定的速率將它降到負(fù)電壓，電壓下降的速度由時(shí)間常數(shù)C2*R2決定，這個(gè)斜率決定了最大沖擊電流。 C2可以按以下公式選定： R2由允許沖擊電流決定： 其中Vmax為最大輸入電壓，Cload為C3和DC/DC電源模塊內(nèi)部電容的總和，Iinrush為允許沖擊電流的幅度。 圖5 有源沖擊電流限制法電路 D1是一個(gè)穩(wěn)壓二極管，用來(lái)限制MOS管 Q1的柵源電壓。元器件R1，C1和D2用來(lái)保證MOS管Q1在剛上電時(shí)保持關(guān)斷狀態(tài)。具體情況是： 上電后，MOS管的柵極電壓要慢慢上升，當(dāng)柵源電壓Vgs高到一定程度后，二極管D2導(dǎo)通，這樣所有的電荷都給電容C1以時(shí)間常數(shù)R1×C1充電，柵源電壓Vgs以相同的速度上升，直到MOS管Q1導(dǎo)通產(chǎn)生沖擊電流。 以下是計(jì)算C1和R1的公式： 其中Vth為MOS管Q1的最小門(mén)檻電壓，VD2為二極管D2的正向?qū)▔航?，Vplt為產(chǎn)生Iinrush沖擊電流時(shí)的柵源電壓。Vplt可以在MOS管供應(yīng)商所提供的產(chǎn)品資料里找到。 MOS管選擇 以下參數(shù)對(duì)于有源沖擊電流限制電路的MOS管選擇非常重要： l 漏極擊穿電壓 Vds 必須選擇Vds比最大輸入電壓Vmax和最大輸入瞬態(tài)電壓還要高的MOS管，對(duì)于通訊系統(tǒng)中用的MOS管，一般選擇Vds≥100V。 l 柵源電壓Vgs 穩(wěn)壓管D1是用來(lái)保護(hù)MOS管Q1的柵極以防止其過(guò)壓擊穿，顯然MOS管Q1的柵源電壓Vgs必須高于穩(wěn)壓管D1的最大反向擊穿電壓。一般MOS管的柵源電壓Vgs為20V，推薦12V的穩(wěn)壓二極管。 l 導(dǎo)通電阻Rds_on. MOS管必須能夠耗散導(dǎo)通電阻Rds_on所引起的熱量，熱耗計(jì)算公式為： 其中Idc為DC/DC電源的最大輸入電流，Idc由以下公式確定： 其中Pout為DC/DC電源的最大輸出功率，Vmin為最小輸入電壓，η為DC/DC電源在輸入電壓為Vmin輸出功率為Pout時(shí)的效率。η可以在DC/DC電源供應(yīng)商所提供的數(shù)據(jù)手冊(cè)里查到。MOS管的Rds_on必須很小，它所引起的壓降和輸入電壓相比才可以忽略。 圖6. 有源沖擊電流限制電路在75V輸入，DC/DC輸出空載時(shí)的波形 設(shè)計(jì)舉例 已知： Vmax=72V Iinrush=3A 選擇MOS管Q1為IRF540S 選擇二極管D2為BAS21 按公式（4）計(jì)算：C2>>1700pF。選擇 C2=0.01μF; 按公式（5）計(jì)算：R2=252.5kW。選擇 R2=240kW，選擇R3=270W<<R2; 按公式（7）計(jì)算：C1=0.75μF。選擇 C1=1μF; 按公式（8）計(jì)算：R1=499.5W。選擇 R1=1kW 圖6所示為圖5 電路的實(shí)測(cè)波形，其中DC/DC電源輸出為空載。 在描述米勒平臺(tái)（miller plateau）之前，首先來(lái)看看“罪魁禍?zhǔn)住泵桌招?yīng)（miller effect） 。 假設(shè)一個(gè)增益為-Av的理想反向電壓放大器如圖 1 所示，在放大器的輸出和輸入端之間連接一個(gè)阻值為 Z 的阻抗。定義輸入電流為 Ii（假設(shè)放大器的輸入電流為 0） ，輸入阻抗為 Zin，那么有如下的等式關(guān)系， 由此可見(jiàn)，反向電壓放大器增加了電路的輸入電容，并且放大系數(shù)為（1 Av） 。這個(gè)效應(yīng)最早是由 John Milton Miller 發(fā)現(xiàn)的并發(fā)表在他 1920 的著作中，所以稱(chēng)之為米勒效應(yīng)。 再聯(lián)系到我們的 MOSFET，加入寄生電容的原理圖可以由下左圖來(lái)表示。假設(shè)想象圖 2 （1）的的 MOSFET 是一個(gè)共源電路（common source） ：Drain 為輸出端，Source 接地，Gate 為輸入端。根據(jù) MOSFET 的小信號(hào)模型，MOSFET 形成了一個(gè)反向電壓放大器，其等效電 路可以由圖 2（2）來(lái)表示。 MOSFET 形成的電壓放大器的增益需要根據(jù)其輸出和輸入電阻來(lái)判斷，不同的 MOSFET 會(huì)有不同的結(jié)構(gòu)，所以增益很難量化，某些情況下其放大系數(shù)可以達(dá)到數(shù)百倍。CGD則形成了 一條反饋回路（連接輸出端口 Drain 和輸入端口 Gate） ，于是在 MOSFET 中的米勒效應(yīng)就形 成了。 接下來(lái)就是萬(wàn)眾矚目的米勒平臺(tái)了，MOSFET 開(kāi)啟時(shí)的電壓和電流曲線如圖 3 所示。 ?? 在 0-t1的時(shí)間內(nèi)上升到 MOSFET 的閾值電壓。 漏極電流 IDS從 t1結(jié)束時(shí)到 t3開(kāi)始時(shí)從 0 上升 到穩(wěn)定負(fù)載電流，VGS繼續(xù)上升到米勒平臺(tái)電壓 VGP。在 t3時(shí)間內(nèi)，VGS一直處于平臺(tái)電壓， VDS開(kāi)始下降至正向?qū)妷?VF。在 t3 時(shí)間后，VGS繼續(xù)上升。這里我們來(lái)分析一下為什么 波形會(huì)是這個(gè)樣子。 圖 3 首先，我們需要先要了解一下 MOSFET 寄生電容的大體情況。在 MOSFET 的 DATASHEET 中，采用的定義方法如圖 4 所示。需要注意的是，Crss就是我們所說(shuō)的 CGD。 一般而言，在 MOSFET 關(guān)閉的狀態(tài)下，CGS比 CGD要大很多。以大家熟知的 IRF540 為例，IRF540 的 Ciss=CGS CGD=1700pF, Crss=CGD=120PF, 那么 CGS=Ciss-CGD=1580pF. 需要指出的是兩者的值都與電容兩端的電壓相關(guān)，這也就是為什么在 DATASHEET 中會(huì)標(biāo)明測(cè)試的條 件。因此，相應(yīng)的瞬態(tài)電容值與乘積（CGS*VGS）和（CGD*VGD）的斜率有關(guān)，既 接合 MOSFET 的圖 3 來(lái)看，在 t3時(shí)間之前，由于 CGS遠(yuǎn)大于 CGD，所以在此時(shí)間段內(nèi) VGS的上升斜率主要有 CGS決定。當(dāng) t3開(kāi)始時(shí)，參照式（2， ）VGD的變化使得給 CGD在這個(gè)時(shí)間段內(nèi)的電容值增加，同樣使得充電電流迅速增加。所以在 t3時(shí)間內(nèi)，VGS的斜率主要由 CGD的來(lái)決定。值得注意的是，VGS在 t3階段內(nèi)的斜率往往都很小甚至為 0，這是因?yàn)?VGD在這段時(shí)間的電壓變化非常大， 使得門(mén)極中的大部分電流都用來(lái)給 CGD充電， 從而只有很少或者沒(méi)有電流流向CGS。再次使用IRF540為例， 在DATASHEET上的有這么一組數(shù)據(jù)， Qgs=11nC,Qgd=32nC. 從前面可以看出，MOSFET 關(guān)斷狀態(tài)下的 CGD 遠(yuǎn)遠(yuǎn)小于 CGS，但是卻需要更多的充電電荷。仔細(xì)看 Qgd 的注釋中，標(biāo)明了是受到了“Miller”米勒效果的放大。在 t3時(shí)間段以后，VGD=VF且不再變化，此時(shí)的 CGD的電容值也就變成了一個(gè)固定的值，并且容值比之前大了很多甚至接近于 CGS。因此，在 t3之后的 VGS上升的斜率不如在 t1內(nèi)的那 般陡峭，而是平緩了很多如圖 3 所示。 很多人在測(cè)試 VGS 波形的時(shí)候，觀測(cè)到的并不是一個(gè)平臺(tái)，而是一個(gè)坑，既在平臺(tái)之前有 一個(gè)電壓尖峰。借用網(wǎng)友蕁麻草的圖來(lái)說(shuō)明情況， 尖峰的主要形成原因與米勒效應(yīng)并無(wú)太大關(guān)系， 主要是由于源極附近的雜散電感所致。 在圖3 的 t1-t3時(shí)刻之間，驟然增加的源極極電流在雜散電感上感應(yīng)生成了電壓尖峰。 以下是網(wǎng)友一花一天堂的仿真對(duì)比試驗(yàn)， 通過(guò)在 MOSFET 的源級(jí)處加入 nH 級(jí)的電感來(lái)模擬雜散電感。對(duì)比上下兩幅圖可知，源級(jí)附近的雜散電感為米勒平臺(tái)間電壓尖峰的主要原因。這里需要指出的是，圖 3 只是一個(gè)近似的畫(huà)法，大家普遍認(rèn)同 IDS的拐點(diǎn)與 VGS進(jìn)入米勒平臺(tái)發(fā)生在同一時(shí)刻。這樣雜散電感產(chǎn)生的尖峰就出現(xiàn)在了米勒平臺(tái)之前。但是 VGS進(jìn)入米勒平臺(tái)的時(shí)間是由 CGD與 VGD的乘積（CGD*VGD）的斜率決定的。當(dāng)漏極電流很小且輸出阻抗很大的時(shí)候，VGS進(jìn)入米勒平臺(tái)的時(shí)間要早于 IDS的拐點(diǎn)。這時(shí)，源極的雜散電感形成的電壓尖峰就出現(xiàn)在了米勒平臺(tái)之間。
由于上面那段話過(guò)于生澀，經(jīng) greendot 老師的指點(diǎn)，這里可以用一個(gè)比較簡(jiǎn)單的方法或者說(shuō)是經(jīng)驗(yàn)來(lái)判斷雜散電感的尖峰所處的位置。若 MOSFET 連接的負(fù)載為感性（連接于 MOSFET的漏極） ，則產(chǎn)生的波形如圖 3 所示，產(chǎn)生的尖峰處于平臺(tái)之前。其作用原理：假設(shè)用一個(gè)電流源來(lái)模擬感性負(fù)載，并在其兩端反向并聯(lián)一個(gè)二極管用于模擬 MOSFET 關(guān)斷期間的電流回路，如圖 9 所示。當(dāng) Vgs上升至 Vth時(shí)，IDS從 0 開(kāi)始上升，并由式（3）在 VGS上產(chǎn)生感應(yīng)電壓。在 IDS上升至拐點(diǎn)既 I DS等于電流源電流之前，會(huì)有一部分的電流通過(guò)二極管返回至電流 源。此時(shí)，由于二極管嵌位的作用，VDS兩端的電壓為供電電壓 Vcc（忽略二極管正向?qū)妷海?。聯(lián)系本文關(guān)于米勒效應(yīng)的描述，VDS電壓不變的時(shí)候，MOSFET 的放大增益為 0，所以此時(shí)的 VGS曲線還沒(méi)有受到米勒效應(yīng)的影響。當(dāng) IDS上升至拐點(diǎn)后，二極管關(guān)斷，VDS的電壓再開(kāi)始下降，如圖 3 所示。此時(shí) MOSFET 形成了一個(gè)放大電路，C GD受到米勒效應(yīng)的影響，使得 VGS進(jìn)入米勒平臺(tái)。但 IDS已不再變化，此刻的式（3）為 0，所以形成的電壓尖峰處于米勒平臺(tái)之前。 再次感謝一花一天堂的仿真圖。通過(guò)對(duì)比可以發(fā)現(xiàn)，感性負(fù)載是的雜散電感在 VGS上生成的電壓尖峰處于米勒平臺(tái)之前。 若負(fù)載為阻性時(shí)，其波形過(guò)程為：IDS從 0 開(kāi)始上升時(shí)，VDS=Vcc-（IDS*Load） ，所以 VDS同時(shí)開(kāi)始下降，MOSFET 即刻形成一個(gè)放大電路，VGS 進(jìn)入米勒平臺(tái)。由于 IDS的上升過(guò)程和 VGS進(jìn)入米勒平臺(tái)為同一時(shí)間， 在雜散電感上形成的感應(yīng)電壓便疊加在了米勒平臺(tái)區(qū)間。 仿真結(jié)果如圖 10（下圖中的 Vds 應(yīng)為 Vgs） ， |
|
|
