關(guān)鍵詞： 雙極性晶體管 MOS 開漏 開集 上拉電阻 下拉電阻

對(duì)于常見在晶體管電路分析和設(shè)計(jì)中，經(jīng)常會(huì)遇到開源(OpenSource)、開漏(Open Drain)、開集(Open Collector)、開發(fā)(Open Emitter)這些概念名詞，有時(shí)候?qū)@些概念名詞的理解不到位，從而導(dǎo)致電路設(shè)計(jì)不滿足要求，引發(fā)電路不能正常工作、電磁干擾噪音很大等問題。

開漏電路中的“漏”指的是場效應(yīng)管的漏極，那么開源電路中的“源”指的是場效應(yīng)管的源極。同理，開集電路和開發(fā)電路中的“集”和“發(fā)”分別指的是三極管的集電極和發(fā)射極。

文章對(duì)這四種電路分別加以說明，對(duì)于開漏、開集電路需要上拉電阻和上拉電壓，他們的大小要滿足電路的應(yīng)用需求和限定在晶體管參數(shù)以內(nèi)，對(duì)于開源、開發(fā)電路也有相應(yīng)的要求。本文對(duì)這些要求都做了詳實(shí)的說明，以實(shí)際的電路加以分析。

1 開源、開漏、開集、開發(fā)電路要求
開漏電路和開源電路一般是以絕緣柵型場效應(yīng)管的漏極、源極為輸出的電路。開漏電路一般用法是在漏極外部的電路添加上拉電阻，而開源電路一般在外部電路添加一個(gè)下拉電阻。完整的開漏電路應(yīng)該由開漏器件和開漏上拉電阻組成。同理，完整的開源電路應(yīng)該由開源器件和開源下拉電阻組成。

開集電路和開發(fā)電路一般是以三極管的集電極、發(fā)射極為輸出的電路。開集電路一般用法是在集電極外部的電路添加上拉電阻，而開發(fā)電路一般在外部電路添加一個(gè)下拉電阻。完整的開集電路應(yīng)該由三極管工藝器件和開集上拉電阻組成，同理，完整的開發(fā)電路應(yīng)該由三極管工藝器件和開發(fā)下拉電阻組成。

通過上面的圖示，只有加上外部拉電阻和電壓，才能使輸出有確定的值。上拉電阻又稱為輸入電阻，主要是為了要求為低電平脈沖觸發(fā)而用的，如一般的復(fù)位電路。下拉電阻又稱為輸出電阻，主要是為了一般下級(jí)輸入為高電平觸發(fā)的電路，如中斷請(qǐng)求、同步電路。

2 開漏、開源、開集、開發(fā)四種電路特點(diǎn)
⑴開源、開漏電路都要外接電阻。利用外接電阻可以驅(qū)動(dòng)下級(jí)輸入的能力，增強(qiáng)電路的驅(qū)動(dòng)能力。只要給芯片適當(dāng)?shù)墓ぷ麟妷海獠康妮敵鲭娖皆谝欢ǚ秶鷥?nèi)可以由外部上拉電壓來決定。內(nèi)部只需要很小的柵極驅(qū)動(dòng)電流，就可以驅(qū)動(dòng)MOS管的導(dǎo)通，實(shí)現(xiàn)小電平控制高電平輸出。當(dāng)內(nèi)部MOS管導(dǎo)通時(shí)，電流是從外部的VCC流入上拉電阻經(jīng)MOS管到地或者先經(jīng)過MOS管然后灌入下拉電阻到地。

⑵開源電路必須外接下拉電阻，開漏電路必須外接上拉電阻。否則不能產(chǎn)生所需要的電平，不接電阻一般為高阻態(tài)，且會(huì)產(chǎn)生干擾。當(dāng)開漏電路不接上拉電阻時(shí)只能輸出低電平。

⑶上拉電阻或下拉電阻決定了轉(zhuǎn)換的速度，電阻越大，轉(zhuǎn)換速度越慢，因?yàn)槁┰粗g的電容和上拉電阻或下拉電阻形成RC的充放電時(shí)間，但是相應(yīng)的功耗就會(huì)降低。其功耗功率為。所以電阻越大，功耗越低。

⑷開集電路和開漏電路原理類似，在一般工程應(yīng)用中我們可以用開集電路來替代開漏電路。

3 開漏、開源、開集、開發(fā)四種電路應(yīng)用
3．1 搭建“或非”邏輯和“或”電路邏輯
多個(gè)開漏輸出可以并聯(lián)到一條輸出線上，從而產(chǎn)生“或非邏輯”的功能，如圖5所示。當(dāng)只要其中的一個(gè)線路輸入為高電平，整個(gè)輸出就為低電平。這在PC機(jī)總線使用權(quán)判斷上很有作用，當(dāng)有一個(gè)邏輯在使用總線，其輸出就為低電平。據(jù)此想法，我們將多個(gè)開源輸出并聯(lián)到一條輸出線上，從而產(chǎn)生“或邏輯”的功能。當(dāng)其中的一個(gè)線路的輸出為高電平，整個(gè)輸出就為高電平。這也可以用在某種判斷邏輯上。

同理，可以通過晶體管來形成開集“或非”電路或者開發(fā)“或”電路。開集、開發(fā)電路用的是晶體三極管，開關(guān)速度很快，滿足一些特殊的高速應(yīng)用要求。但是三極管電路功耗比MOS管要大，且其驅(qū)動(dòng)電路能力沒有MOS強(qiáng)。

3．2 CMOS電路實(shí)現(xiàn)電平轉(zhuǎn)換
如圖8所示，對(duì)于輸入3.3電壓，通過CMOS反相器，那么Q1 N-MOS將會(huì)導(dǎo)通，Q2關(guān)閉，Q1輸出的是低電平，Q3不會(huì)導(dǎo)通的，所以輸出為5高電平。如果輸入的是0電壓，那么輸入負(fù)載P-MOS管將導(dǎo)通，輸出高電壓驅(qū)動(dòng)Q3，從而最后Q3上拉輸出為低電平。但是上拉電阻的選擇能夠使得當(dāng)輸出為低電平時(shí)，低電平應(yīng)該低于下級(jí)輸入電路要求的低電平門檻值。

3．3 CMOS工藝看門狗芯片外部上拉和下拉電阻
CAT24C021[1]是CATALYST公司帶有2K字節(jié)E2PROM看門狗芯片，該芯片采用的是CMOS工藝，其RESET引腳是開源輸出，/RESET引腳是開漏輸出。RESET引腳是高電平觸發(fā)，由于開源輸出應(yīng)接下拉電阻，/RESET引腳是低電平觸發(fā)，是開漏輸出引腳應(yīng)接上拉電阻。

3．4 TTL管驅(qū)動(dòng)MOS管進(jìn)行大電壓輸出

小電流驅(qū)動(dòng)大電壓輸出，滿足一些特殊的應(yīng)用場合。TTL管采用2N3904[2]，MOS管采用IRF840[3]。2N3904最大基極輸入電流為100，集電極到發(fā)射極之間最大電壓為40集電極和發(fā)射極之間的最大電流為。IRF840柵源之間最大正向電壓可以加到20，同時(shí)柵極電阻很高，在正向20以內(nèi)其最大柵極電流為100，所以功耗很低，漏源最大正向?qū)娏?。下面我們來分析一下上面的電路。TTL管采用集電極上拉電阻，MOS管采用開漏上拉電阻。我們實(shí)現(xiàn)是TMS320F2812DSP串口MDXA輸出[4]，其輸出高電平是3.3，低電平一般很小，認(rèn)為其為0。輸入為方波脈沖。

當(dāng)DSP輸入脈沖為低電平時(shí)，假設(shè)為0電平，則TTL管截止，TTL管上拉輸出為12，驅(qū)動(dòng)MOS管，MOS管導(dǎo)通，，由于柵極輸入電流很小，基本上12經(jīng)R1上拉電阻和柵極電阻進(jìn)入地，電流很小。一般情況下，我們只需要考慮柵極輸入電壓就可以了。12可以使MOS管導(dǎo)通，MOS管上拉輸出為0。
當(dāng)DSP輸入脈沖為高電平時(shí)，TTL管導(dǎo)通，其基極和發(fā)射極壓降為0.7，認(rèn)為Vb=0.7，則 ,此時(shí)流過R1電流為，設(shè)為流入柵極的電流，，由于柵極電阻很高，認(rèn)為流入柵極的電流很小忽略不計(jì)，所以，由管子的放大倍數(shù)設(shè)，那么，因，所以這時(shí)晶體管飽和，晶體管上拉輸出約為0，MOS管截止，其上拉輸出為50。對(duì)于TTL管，所以管子不會(huì)擊穿。

4 開漏、開源、開集、開發(fā)四種電路拉電阻的要求
⑴對(duì)于選擇晶體管外接上拉電阻時(shí)，注意管子的導(dǎo)通電流，上拉電阻不能太小，太小那么集電極發(fā)射極之間或者源極、漏極電流就會(huì)變大，導(dǎo)致管子過熱擊穿。選擇時(shí)注意晶體管的各項(xiàng)參數(shù)。

⑵ 驅(qū)動(dòng)能力和功耗之間的平衡選擇。 無論對(duì)于MOS管電路，還是TTL電路，如果開漏或者開集輸出作為下一級(jí)的輸入，上拉電阻或下拉電阻一定要保證為下一級(jí)提供足夠的驅(qū)動(dòng)電流，但是電流值也不能太大，應(yīng)該滿足一定的范圍，電流越小功耗越低，但同時(shí)也要注意驅(qū)動(dòng)能力和功耗的恰當(dāng)選擇。

⑶在頻率特性方面，如開漏電路上拉電阻為例，上拉電阻和管漏源級(jí)之間的電容和下級(jí)電路之間的輸入電容會(huì)形成延遲，電阻越大，那么延遲也就越大。上拉電阻的設(shè)定應(yīng)考慮電路在這方面的需求。下拉電阻也應(yīng)該有類似的考慮。

⑷有些引腳必須接拉電阻，一是為了提高驅(qū)動(dòng)能力，提供適合的電平，提供電流的泄荷通道； 二是加拉電阻可以提高信號(hào)輸入的噪聲容限，以提高抗電磁干擾能力。蔡欣榮(西安交通大學(xué)計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)研究所）