創(chuàng)建syncad_vhdl_lib庫2011-01-28 17:19:15| 分類: ACTEL FPGA | 標(biāo)簽:modelsim syncad_vhdl_lib synapticad |字號 訂閱 因LIBERO 軟件已經(jīng)不帶SYNCAD軟件,所以需要自己安裝,安裝后在VHDL下綜合后仿真會報(bào)錯(cuò),找不到syncad_vhdl_lib庫,解決辦法如下: 1.創(chuàng)建syncad_vhdl_lib庫: 1)打開modelsim軟件(注:不要在Libero里打開,直接在開始菜單中打開),改變當(dāng)前路徑到你的安裝目錄,如:File->change directory ,在彈出的對話框中選擇modelsim安裝路徑D:\Actel\Libero_v9.1\Model(根據(jù)自己安裝的路徑選擇) 2)取消modelsim.ini的只讀屬性(該文件在modelsim安裝目錄下) 3)在modelsim軟件中新建庫 庫名: syncad_vhdl_lib 路徑:$MODEL_TECH/../syncad_vhdl_lib
點(diǎn)擊OK,完成建庫 4)編譯庫文件:在庫列表中選中syncad_vhdl_lib,點(diǎn)擊compile 在彈出的對話框中選擇:如圖,文件夾里的全部文件
源文件的路徑為D:\Actel\Libero_v9.1\SynaptiCAD\lib\vhdl(根據(jù)SynaptiCAD安裝路徑修改) 選中對話框里的所有文件點(diǎn)擊“Compile”進(jìn)行編譯(忽略所有錯(cuò)誤),編譯完成后在modelsim軟件的library列表下應(yīng)該可以看到如圖所示的庫文件,說明安裝syncad_vhdl_lib完成。
完成后打開D:\Actel\Libero_v9.1\Model\syncad_vhdl_lib文件夾,會發(fā)現(xiàn)該文件夾原來是空,現(xiàn)在里面已經(jīng)有很多文件夾。把文件夾syncad_vhdl_lib復(fù)制到D:\Actel\Libero_v9.1\Designer\lib\actel文件夾下,到此安裝VHDL庫文件完成。 再次仿真,應(yīng)該不會有錯(cuò)誤出現(xiàn)。 |
|